《ARM嵌入式系统》实验讲义分析.doc

实验一 实验平台熟悉与ADS开发环境 一、实验目的 1. 熟悉EL-ARM-DSP-IV实验系统； 2. 熟悉ADS开发环境 二、实验内容 1. 了解ARM核心板和实验箱底板的硬件资源； 2. 通过ADS1.2集成开发环境实现最简单程序来熟悉实验过程。 三、实验设备 1. 硬件：EL-ARM-DSP-IV教学实验箱，Intel Core i3PC机，J-Link仿真器，串口电缆。 2. 软件：Windows XP操作系统， ADS1.2集成开发环境，仿真调试驱动程序 四、EL-ARM-DSP-IV实验系统的资源介绍 1、EL-ARM-DSP-IV实验箱硬件资源概述 EL-ARM-DSP-IV型教学实验系统属于一种综合的教学实验系统，该实验系统集成ARM和DSP的控制接口，实现了多模块多CPU协同工作的应用实验。它是集学习、应用编程、开发研究于一体的ARM和DSP实验教学系统。用户可根据自己的需求选用不同类型的CPU适配板，在不需要改变任何配置情况下，支持的ARM板卡有EL-ARM9-S3C2410（ARM9）和ARM10。支持的DSP板卡有：TECH_V2407、TECH_V2812、TECH_V5402、TECH_V5409、TECH_V5416、TECH_V5509、TECH_V6XXX等，可完成ARM9和ARM7的学习，同时，实验系统上的Tech_V总线能够拓展较为丰富的实验接口板。用户在了解“E_LAB””标准后，能研发出不同用途的实验接口板。除此之外，在实验板上有丰富的外围扩展资源（模拟信号发生器，数字量IO输入输出，语音编解码、人机接口等单元），可以完成ARM和DSP的基础实验、算法实验和数据通信实验、扩展实验；可以完成ARM操作系统下与DSP协同多CPU工作等。综上所述，该实验系统可以满足广大用户的需求，是各类用户的理想选择。 下面给出该实验系统的基本框图，其中蓝色模块为ARM模块，粉色模块为DSP模块，无色模块为ARM和DSP的共用模块。 1.1 ARM部分硬件组成 该实验系统硬件资源主要包括： 一组CPU板接口：支持ARM9核心板，ARM10核心板； 一组E_LAB接口：扩展E-LAB模块； CPLD单元：处理ARM，DSP的逻辑和时序 语音处理单元：IIS格式，芯片UDA1341TS，采样频率最高48KHz； LCD液晶显示单元：8寸TFT屏； 触摸屏单元： 四线电阻屏，8寸； 键盘单元：4X4键盘，带8位LED数码管；芯片HD7279A； 数字量输入输出扩展单元 一个USB扩展单元：USB2.0，芯片CY768013。 1.2 核心板的硬件资源（ARM920T核） 在核心CPU板上包括下列单元和芯片，32位ARM920T的处理器，即三星的S3C2410芯片，两片动态存储器，每片32M字节，一片32M字节的NAND_flash存储器，一个USB主接口，一个USB从接口，一个10/100M的以太网控制芯片，完成网络访问功能，一个UART接口，完成串口通信，最高波特率率为115200bps, 一个RTC实时时钟，一个5V转3.3V和1.8V的电源管理模块，一个20针的JTAG调试接口。具体元器件见表1-1。 表1-1 芯片名称 数量 功能 板上标号 S3C2410 1 ARM920T，中央处理器 S3C2410X HY57V561620 2 动态存储器（SDRAM），32MB/片 HY57V561620 K9F5608 1 海量存储器，32MB K9F5608U AX88796 1 10/100M以太网控制器 AX88796 AS1117-3.3 1 5V转3.3V AS1117-3.3 AS1117-1.8 1 5V转1.8V AS1117-1.8 MAX3232 1 RS232转换 IMP811-S 1 复位 IMP811 具体的单元、跳线见表1-2。 表1-2 标号 名称 功能 JP1 JTAG复位单元 控制nRESET与nTRST是否接通 AREF SEL 模拟参考电压选择 短接后连接到VDD33，否则接地 3S/4S 3Step与4Step选择 设置Nand Flash的运行模式，选择NCON（CPU引脚）与3Step、4Step连接 RESET 复位键 系统复位按键 P．S 电源插座 电源插座，接5V电源 SW 电源开关 拨向EXT接通，拨向INT断开电源 USB-HOST 主USB单元 主USB UART0(CROSS/F) 串口0单元 和S3C2410的串口0通信 USB-DEVICE 从USB单元 USB设备 RJ45 网络单元 访问以太网 ARM-JTAG JTAG插座 20针JTAG插座，用于与宿主机通信 INTERFACE C 功能