11、蓝宙电子智能车培训之K60第3讲概述.ppt

智能车培训之K60篇 第3讲;4.多用途时钟信号生成器 4.1介绍 ?MCG是多用途时钟信号发生器，该模块为MCU和芯片内部各个模块提供时钟信号。MCG模块通过对输入的参考时钟进行分频和倍频处理，可以输出各种频率的时钟信号，并达到超频运行的目的。输入的参考时钟可以来自内部也可以来自外部时钟或外部晶振。输入的参考时钟一般经过分频后进入FLL（锁频环）或PLL（锁相环）进行倍频处理，当然也可以不通过FLL或PLL，而直接输出给各个模块 。;◆相位环锁（PLL） ●电压控制振荡器（VCO） ●外部参考时钟作为PLL时钟源。 ●VCO频分模块。 ●相位/频率检测器。 ●集成环过滤器。 ●可以作为其他片上外设的时钟源 ◆内参考时钟生成器 ●9个微调位的精确慢时钟 ●4个微调位的快时钟 ●可以被用作FLL的时钟源。在FEI模式下，只有慢内参考时钟（IRC）可以被用作FLL源。 ●无论是快时钟还是慢时钟都不能用作MCU的时钟源 ●可以作为其他片上外设的时钟源。;4.2 内存映射/寄存器定义 MCG寄存器只有在管理员模式下才可以写，在用户模式下写操作会产生错误；两者模式下都可以进行读操作。MCG寄存器定义请同学们回去自己查阅课本。;4.3 功能描述 4.3.1 MCG模式状态图 不同的参考时钟，以及不同的对参考时钟的处理方式的组合，使得MCG模块有9种不同的工作模式。9种模式及相互之间的转换如图所示。;4.3.2MCG操作模式;K60单片机资源及相应资源;K60单片机资源及相应资源;K60单片机资源及相应资源;示例: 从FEI转换到PEE模式：外部晶振=4MHz，MCGOUT频率=48MHz 在这个例子中，MCG将通过适当的操作由FEI转换到PEE模式，实现了由4 MHz的外部晶振得到48MHz MCGOUT频率。这里，进行代码顺序说。 1.首先，FEI必须过渡到FBE模式： a. C2= 0x1C（2 .因为4MHz的频率属于高频率范围，C2[RANGE]设置为2b01 .C2[HGO]设为1以配置晶振来进行高增益操作。 .因为正在使用的晶振，C2[EREFS]设置为1， b. C1 = 0x90（2 . C1[CLKS]设置为2b10，以便选择作为系统时钟源的外部参考时钟 . C1[FRDIV]设置为2b010，或128分频因为4MHz/128=31.25kHz在由FLL要求的31.25 kHz至39.0625 kHz频率范围内。 . C1[IREFS]清除为0，选择外部参考时钟和外部晶振。 c. 循环直到S[OSCINIT]为1，表明由C2[EREFS]选择的晶振已经被初始化。 d.循环直到S[IREFST]为0，表明外部参考是当前参考时钟源。 e.循环直到S[CLKST]为2’b10，表明选择外部参考时钟提供给MCG。 ;2.然后配置C5[PRDIV]产生正确的PLL参考频率 a. C5= 0x01（2 . [PRDIV]设置为2’b001,或者2分频导致PLL参考频率为4MHz/2=2MHz。 3. 然后，FBE必须直接转换为PBE模式或者先经过BLPE模式再转换位PBE模式 a.BLPE：如果需要通过BLPE模式的转变，首先设置C2[LP]为1。 b.BLPE/PBE: C6 = 0x40（2 C6[PLLS]设置为1，选择PLL。这时C1[PRDIV]值为2b001，PLL参考分频器位2分频（参考PLL外部参考分频因子表），导致参考频率为4MHz/2=2MHz。在BLPE模式，为在PBE模式下准备MCG改变C6[PLLS]。 C6[VDIV]设置为2’b0000,或者乘以24因为2MHz参考*24=48MHz，在BLPE模式，因为PLL被关闭，VDIV位配置无关紧要。只有在PBE模式设置了PLL乘积因子的值才能改变它们。 ;K60单片机资源及相应资源;5.系统集成模块 （SIM）;K60单片机资源及相应资源;6.端口控制与中断（PORT）;6.2 功能说明 6.2.1 引脚控制 引脚控制寄存器的低位为每个引脚配置以下功能。这些功能，适用于所有数字引脚复用模式并且私有外设亦不重新配置在这个寄存器（例如，若引脚使能I2C功能，那么此引脚的上拉或开环功能配置不会影响）。 若引脚复用功能被配置为模拟量/禁止数字量，则该引脚的所有数字功能均被禁止。这些被禁止的功能包括上拉和下拉使能，数字输出缓冲使能，数字输入缓冲使能和低通滤波器使能。 （1）上拉或下拉使能； （2）驱动强度和电压转换速率配置； （3）开环使能； （4）低通输入滤波器使能； （5）引脚复用