- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA设计流程及其工具QUARTUSII快速设计指南
第2章第4节 EDA设计流程及其工具Quartus II 快速操作指南EDA技术 课程讲义 本章参考资料 本章只是关于QUARTUS II软件的 简明操作指导,未罗列该软件的所有功能。关于该软件的详细操作过程 可从以下渠道得到: 该软件的help。 本讲义第11章 设计优化(二),讨论了各种编优化编译设置的含义,以及如何阅读编译报告。 Altera Corporation,intro_to_quartus2_chinese, 。 Altera Corporation,quartusii_handbook, 本章内容 安装与许可(License) 项目与文件类型(project files type) Quartus II菜单简介 设计输入(design input) 器件与引脚指配(device pin assignment) 编译和综合(compilation and synthesis) 仿真(simulation) 编程与配置(program and configuration) 安装步骤 下载免费版本 安装 申请许可文件(License File) 设置许可文件(License File) 运行 安装步骤 Quartus II 软件可以从ALTERA公司网站上免费下载。 目前版本为7.2(quartusii_70_web_edition_single) V7.0版本的文件大小为300M字节。 许可文件申请 如何申请? 安装完成后,需要从ALTERA公司网站上申请许可文件,在申请许可文件时需要输入安装PC机的网卡物理号码(NIC ID) 或者 硬盘序列号(C disk serial number),此2个号码可从: Quartus II-Tools-License Setup 的窗口中得到。 ? 建议使用NIC ID申请许可文件,这样可避免格 式化硬盘造成的硬盘号更改。 许可文件的申请是免费的,并通过电子邮件传给申请人, 许可文件设置 进入 Quartus II-Tools-License Setup-License file 。 项目(project ) Project内容: All of the design files and other related files necessary for the successful compilation, simulation, and programming of a design 一个设计为一个Project, 所有 Project的内容包含在一个项目文件中。 在设计开始时必须指定创建一个Project文件 Quartus II的项目文件扩展名为“.qar” 主要输入文件类型(files type) 主要输出文件类型(files type) Quartus II主菜单 File菜单 Project菜单 Assignments菜单 Processing菜单- Tools菜单- 设计输入(design input) 设计输入步骤 建立项目文件 File-New Project Wizard 编写设计文件代码(或者画出原理图) File-New-Device Design Files- 将设计文件加入到项目文件中 Project-Add/Remove File in Project VHDL设计输入 原理图设计输入 VHDL设计输入 原理图设计输入 原理图设计输入:符号调入 原理图设计输入:符号调入(续前) 符号文件也可以是? VHDL代码得到!! 如何 将VHDL设计文件 变成 符号文件(.sym)? 将VHDL代码生成符号文件(*.sym) 一个例子 器件与引脚指配(device pin assignment) 通过对话窗指配 Assignments - Device Assignments - Pins 通过“*.qsf”文件指配 “XXX.qsf”是一个文本文件,包含了设计项目所有的配置信息,其中包括器件和引脚信息 器件指配:Assignments - Device- Device Pin Options- General JTAG User Code Specifies a hexadecimal number for the device selected for the current Compiler settings. The JTAG user code is an extension of the option register. This data can be read with the JTAG USERCODE instruction.
文档评论(0)