lec06a-Memory Hierarchy.pptVIP

Computer Systems:A Programmer’s Perspective 计算机系统详解Lecture 6 Memory Hierarchy May 6, 2011 Wu junmin (jmwu@) Topics Storage technologies and trends Locality of reference Caching in the memory hierarchy 随机访问存储器 (RAM) 主要特征 RAM 通常被封装为一个芯片（chip） 基本的存储单元是一个cell（每个cell一个bit） 多个RAM芯片构成存储器 静态随机存储器 (SRAM) 每个存储单元(cell)用一个四晶体管或者六晶体管电路存储一个比特 只要有电，就可以永远保持存储的值 对电子噪音和辐射等干扰的敏感度相对较小 比DRAM速度快但是比DRAM贵 动态随机存储器 (DRAM) 每个存储单元(cell)用一个电容来保存一个比特，用一个晶体管对它访问 值必须每隔 10-100 ms刷新一次. 比SRAM对电子噪音和辐射等干扰更敏感. 比SRAM更慢和更便宜. SRAM vs DRAM 总结 传统DRAM组成结构 d x w DRAM: 容量为dw，由d个w位的超级块(supercell)组成 读 DRAM 超级块 (2,1) 第一步1(a): 行访问选通脉冲 (RAS) 选择第二行. 读 DRAM 超级块 (2,1) Step 2(a): 列选通脉冲 (CAS) 选择第一列. 存储模块 增强的 DRAM 拥有更好的接口逻辑和更快的I/O 的DRAM Cores: 同步 DRAM (SDRAM) 用传统的时钟信号替代异步控制 双倍数据率同步 DRAM (DDR SDRAM) 通过使用时钟的两个边沿作为控制信号使得每引脚每周期可发送2位 RamBus? DRAM (RDRAM) 用面向事务的接口协议在更少的信号线上获得更快的信号传送速率 老式的技术 : 快页模式 DRAM (FPM DRAM) 允许行地址的重用 扩展数据输出 DRAM (EDO DRAM) FPM的增强模式，允许单独的CAS信号在时间上靠的更紧密 视频 RAM (VRAM) 第二个端口为并发，串行接口的双端口FPM DRAM 额外功能 DRAMS (CDRAM, GDRAM) 添加了SRAM（CDRAM），支持图形操作（GDRAM） 非易失性（Nonvolatile）存储器 DRAM 和 SRAM 是易失（volatile）的存储器 断电后便会丢失信息 非易失性存储器即使在断电的情况下也能保存信息 只读存储器(ROM): 生产的时候就已经编过程了 磁性 RAM (MRAM): 磁性存储bit (in development) Ferro-electric RAM (FERAM): 采用 ferro-electric dielectric 可编程ROM (PROM): 只可编程一次 可擦除PROM (EPROM): 可以被大块擦除（如紫外线、X光） 电可擦除PROM (EEPROM): 电可擦除（可按字节为单位） 闪存: 具有局部（sector)可擦除功能的EEPROMs（NAND） 非易失性存储器的应用 固件程序存储在ROM中 (如BIOS, 硬盘控制器, 网卡, 图形加速器, 安全子系统,…) 固态硬盘 (闪存卡, 存储棒, etc.) Smart cards, 嵌入式系统。。。 硬盘高速缓存 传统的连接CPU 和Memory的总线结构 总线是一组传递地址，数据，控制信号的线 总线通常被各种设备共享 存储器读事件(1) CPU将地址A放在存储总线上. 存储器读事件 (2) 主存储器从存储总线上读取地址A, 获取字X, 然后将其放在总线上 存储器读事件 (3) CPU 从总线上读取字X然后将其拷贝到寄存器 %eax. 存储器写事件(1) CPU 将待写入的地址A放到总线上，主存读取地址A并等待要写入的数据的到来. 存储器写事件 (2) CPU 将字Y放到总线上. 存储器写事件 (3) 主存从总线上读取字Y然后将其存储在地址A. 存储器子系统趋势 观察: DRAM 芯片访问时间大概是 50ns. 传统系统需要3倍这样的时间才能将数据从存储器读到CPU寄存器. 当代系统将存储控制器集成到CPU芯片上: Latency matters! DRAM 和SRAM 密度增加，软错误（soft-error)率也在增加: 传统的错误检查和纠正 (EDC)是必须的 (64比特的数据和8比特的冗余码能检测和纠正一位错和检测两位错) SRAM中对EDC的需求也在增加 ChipKill? 能力 (can correct all bits supplied by