数电实验报告 典型序逻辑电路分析与设计实验.docVIP

《数字电子技术》课程实验报告 实验四：典型时序逻辑电路分析与设计实验 1、实验目的 1、掌握中规模数字集成电路同步计数器的基本工作原理和使用方法。 2、理解中规模数字集成电路同步计数器的基本工作特性。 3、掌握用中规模数字集成电路同步计数器实现任意进制计数器的基本方法。 4、了解同步计数器基本调试方法。 实验任务 1、4位二进制加法计数器74LS163功能分析（参考实验教材P356） （1）参考图6.7.1，在实验板创建4位二进制加法计数器74LS163功能分析电路：① 计数；② 清零；③ 保持功能。 图6.7.1 （2）将检测结果记入自拟的表格中。 （3）将上电路改为在计数工作状态，输入时钟为10 kHz。利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系（至少一个周期以上）。 （4）选用器件：74LS163（4位二进制加法计数器）。 （5）选用仪器仪表：直流稳压电源＋5V、脉冲信号发生器、发光二极管、双踪示波器。 2、4位二进制加法计数器74LS163的应用1（参考实验教材P358） （1）采用4位二进制加法计数器74LS163和反馈归零法，设计十进制计数器电路。 （2）自拟实验方案，记录所设计的计数器有效状态转换。 （3）将上电路输入时钟改为10 kHz，利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系。（注：至少一个周期以上） （4）仪器仪表：直流稳压电源、数字万用表、发光二极管、脉冲信号发生器、双踪示波器。 （5）元器件：74LS163（4位二进制加法计数器）、74LS20（双4输入与非门）。 3、4位二进制加法计数器74LS163的应用2（参考实验教材P358） （1）采用4位二进制加法计数器74LS163和反馈置数法，设计十二进制计数器电路。 （2）自拟实验方案，记录所设计的计数器有效状态转换。 （3）将上电路输入时钟改为10 kHz，利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系。（注：至少一个周期以上） （4）仪器仪表：直流稳压电源、数字万用表、发光二极管、脉冲信号发生器、双踪示波器。 （5）元器件：74LS163（4位二进制加法计数器）、74LS20（双4输入与非门）。 4、十进制加法计数器74LS160功能分析（参考实验教材P359） （1）选用器件：74LS160（十进制加法计数器）。 （2）选用仪器仪表：直流稳压电源＋5V、脉冲信号发生器、发光二极管、双踪示波器。 （3）参考图6.7.1，在实验板创建十进制加法计数器74LS160功能分析电路：① 计数；② 清零；③ 保持功能。 （4）将检测结果记入自拟的表格中。 （5）将上电路改为在计数工作状态，输入时钟为10 kHz。利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系。（注：至少一个周期以上） 实验基本原理 1、4位二进制加法计数器74LS163功能分析 是同步4位二进制加法计数器，M=16，CP上升沿触发 既可同步清除，也可异步清除。同步清除时，清除信号的低电平将在下一个CP上升沿配合下把四个触发器的输出置为低电平。异步清除时，直接用清除信号的低电平把四个触发器的输出置为低电平 = 0时，在CP作用下，计数器可并行打入预置数据= 1时，使能输入PT同时为高电平，在CP作用下，进行正常计数任一为低时，计数器处于保持状态CO为进位输出，可用来级联成几位同步计数器 输 入 输 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 ↑ x x x x x x 0 0 0 0 1 ↑ 0 x x D C B A D C B A 1 ↑ 1 0 x x x x x Q3 Q2 Q1 Q0 1 ↑ 1 x 0 x x x x Q3 Q2 Q1 Q0 1 ↑ 1 1 1 x x x x 状态码加1 异步清零 当’）=0时，不管其他输入端的状态如何（包括时钟信号CP ）计数器输出将被直接置零，称为异步清零。 同步并行预置数 在=1的条件下，当’)=0、且有时钟脉冲CP 的上升沿作用时、、、D 输入端的数据将分别被Q～Q所接收。由于这个置数操作要与CP 上升沿同步，且、、、D的数据同时置入计数器，所以称为同步并行置数。 保持 在=1的条件下,当T=ENP=0,即两个计数使能端中有0时,不管有无CP 脉冲作用，计数器都将保持原有状态不变(停止计数)。需要说明的是，当P=0, ENT=1时，进位输出C也保持不变