基于FPGA的图像采集及压缩系统设计.docVIP

基于FPGA的图像采集及压缩系统设计 　　摘要：介昭了一种基于FPGA的图像处理系统设计，该系统主要由视频图像采集和图像压缩两部分组成，实现了对网络图像进行采集和压缩的功能。本文采用自顶向下的设计方法完成了整个FPGA的逻辑设计，为了简化系统，采用了Altera公司提供的IP软核。完成系统整体设计后，对各模块功能及系统整体进行验证，分析了各模块的逻辑功能合理性和系统整体的时序正确性。 　　关键词：FPGA 图像采集 图像压缩 网络传输 　　中图分类号：TP274 文献标识码：A 文章编号：1007-9416（2016）06-0165-02 　　随着人们对安全的需求日益强烈，视频监控系统作为一种安全防范的手段，越来越受到广泛的关注。在视频监控系统中，视频图像的采集、压缩机传输质量直接影响系统的监控质量，因而，高保真准动态图像的采集、压缩和远程传输技术成为许多先进国家计算机领域的重要研究课题，研究网络图像采集及压缩处理技术具有重大的现实意义。由于FPGA在流水线并行处理数据上具有强大优势，具有集成度高，体积小，可灵活配置等优点，在图像处理领域得到广泛应用。本文介绍一种基于FPGA实现图像采集及压缩的设计方案、以便于图像的网络传输。 　　1 系统总体设计 　　本文设计了一种能实现对图像进行实时采集和实时压缩的图像采集与压缩系统，系统的总体框图如图1所示。该系统主要包括视频图像采集模块、图像压缩模块、逻辑控制模块和网络传输模块。其中，图像的采集由图像采集模块完成，该模块将CCD摄像头输入的PAL制式模拟视频图像转换为标准的ITU-R BT.656 YCbCr4：2：2格式的8比特视频数据进行输出；采集到的图像经过A/D转换成数字信号后需要进行压缩从而进行网络传输，图像的压缩由图像压缩模块按 JPEG标准完成压缩；FPGA逻辑控制模块负责各个芯片之间的时序匹配、发生以及各芯片工作模式和某些工作参数的初始化配置，同时还协调网络传输接口的数据读写；数据传输模块负责将压缩后的图像数据通过网络接口传送到PC。 　　2 图像采集模块硬件设计 　　2.1 工作原理 　　本文设计的视频图像采集模块主要由三部分组成，分别是：图像获取部分、解码芯片部分和FPGA部分。图像获取选用CCD图像传感器，解码芯片选择美国AD公司的ADV7180，FPGA芯片选用Altera公司的CyelonelI系列EP2C35F484C8。该模块的工作原理是：CCD摄像头输出的视频信号经过ADV7180芯片解码，输出符合ITU-R BT.601标准的数据流。具体步骤为：首先从CCD摄像头获得 PAL制模拟视频信号；然后将该模拟信号通过 ADV7180芯片将其变换为数字信号，ADV7180上电后需要先进行初始化配置才能采集模拟视频信号并进行 A/D转换。 　　2.2 解码芯片ADV7180 　　ADV7180是美国AD公司的一款多功能数字视频解码芯片，它可以自动检测到兼容国际标准的NTSC、PAL和SECAM制式的模拟视频基带信号，并自动进行识别，然后将它们转换成标准的ITU-RBT.656YCbCr4：2：2格式的8比特视频数据。通过设置工作模式，ADV7180可支持27MHz时钟频率下CVBS（composite）、YPrPb（Component）或Y/C（S-Video）格式的视频信号输入。ADV7180的内部集成3 个86MHz、10 位的 ADC，具有 5 行色度梳妆滤波器，6路模拟输入信道，这6 路模拟视频输入通道支持三种输入模式： CVBS、Y/C 和 YPrPb。 　　2.3 硬件电路设计 　　为保证输入的音频信号在ADC的允许范围内（0V～1V），视频信号在进入ADV7180之前需要加一个电压分离网络。ADV7180的功能和状态由内部控制寄存器来进行设置和查询，其初始化配置由FPGA编程实现。ADV7180 在完成内部寄存器初始化以后，开始接收模拟视频信号并按预先设定好的模式开始工作，其输出的数字视频信号为符合8-bitITU-RBT.656YCbCr4：2：2协议标准的格式，该接口协议为数字视频接口标准，主要用于数字视频设备之间采用27MHz/s并口或243Mb/s串行接口的数字传输接口标准。ADV7180 　　的输出是并口模式，对外接口主要包括四路同步信号和一路并行图像数据（格式为标准的8比特视频数据），这四路同步信号分别是：帧同步信号、场同步信号、行同步信号和同步时钟信号。经ADV7180解码后的视频信号若想由图像处理芯片完整无误地恢复出原来的视频图像数据，则需要保持正确的时序对应关系。 　　3 图像压缩模块硬件电路设计 　　3.1 图像压缩JPEG编码器设计 　　本设计对JPEG编码算法采用自顶向下的设计方法，