原创力文档- 1、本文档共6页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA工作频率
进行FPGA设计之前，首先会根据设计的要求，选择不同的FPGA器件，选择FPGA器件的时候，一般需要考虑内部资源和价格，而内部资源的要求又包括以下几方面：
专用硬件资源：如专用乘法器的数量，Memory的大小，PLL的数量等；
LE的数量：FPGA（Altera系列）内部最基本的工作单元
器件工作的最高频率：如乘法器工作的最高频率，LVDS模块的最高频率等。
这里主要对Cyclone III器件内部资源工作的最高频率进行一下总结，因为在设计之前了解这些是必要的，原因如下：
如果设计的工作的频率比较低，就可以通过复用相关的模块来达到节约资源的目的；
如果设计的工作频率过高，可能导致系统工作不稳定。
以下内容参考了Cylone III Device Handbook中P309~P。
内核的工作性能
1、时钟树的特性
2、PLL的特性
3、嵌入式乘法器的特性
4、Memory Block的特性
外围的工作性能
专用LVDS发送模块的性能
加电阻网络的LVDS发送模块的性能
专用LVDS接收模块的性能
其中HSIODR指高速IO块：最大/最小 LVDS 数据速率。
fHSCLK指高速IO块：高速接收器/发送器的输入/输出时钟频率。
外部存储器接口特性（详见手册，包括DDR2 SDRAM和DDR SDRAM等）
时钟占空比失真特性
了解了这些参数，对以后的设计就可以有一个基本的把握了。
文档评论（0）