数字钟静态数码管显示管脚对应表.docVIP

下载线 Altera 下载线，连接到扩展下载板EP1K10_30_50_100QC208的JTAG口上，且短接JTAG口跳线组的四组跳线。 下载 选择设备（device） 打击maxpluII菜单中的assign－device弹出如图8界面 Device Family 选择ACEX1K Devices 选择 EP1K30QC208-3 六位十六进制数码管静态显示与FPGA管脚对应表 表1 数码管位控位与FPGA管脚对应表 数码管位控位 FPGA Pin IO_DS1 94 IO_DS2 95 IO_DS3 96 IO_DS4 97 IO_DS5 99 IO_DS6 100 注：数码管位控位为高电平时该数码管有效选中。 表2 数码管输入端与FPGA管脚对应表 数码管序号（由右至左） FPGA Pin 飞线连接 扩展板内部连接 1 127 HEX_IN1 1D0 JP2_CF 1D0 128 1D1 1D1 131 1D2 1D2 132 1D3 1D3 2 133 HEX_IN2 1D4 1D4 134 1D5 1D5 135 1D6 1D6 136 1D7 1D7 3 139 HEX_IN3 2D0 2D0 140 2D1 2D1 141 2D2 2D2 142 2D3 2D3 4 143 HEX_IN4 2D4 2D4 144 2D5 2D5 147 2D6 2D6 148 2D7 2D7 5 85 86 87 88 6 89 90 92 93 蜂鸣器与FPGA 38管脚相对应 校时 PIN73 按键F1,常低，按下为高 PIN150 按键F2 PIN74 按键F3 PIN158 按键F4 全局复位 RESET PIN71 按键F5 全局时钟 Clock PIN183 1HZ 2Hz 输入被测时钟信号 Testsignal pin173