数字电路第3章new.pptVIP

（4） 使用TTL门的几个实际问题 1. 输入端电阻对TTL门工作状态的影响 数字电路及逻辑设计 逻辑门电路 数字电路及逻辑设计 3.1 基本逻辑门 3.2 TTL集成门电路 3.3 CMOS集成门电路 门电路是构成组合逻辑电路的基本单元，学习中注意理解各种基本逻辑门的工作原理和逻辑功能。 学习目的与要求 3.1 基本逻辑门 基本逻辑关系有三种：与逻辑、或逻辑和非逻辑。实现上述逻辑关系的基本逻辑门相应为与门、或门和非门。 （1) “与”门 当门电路用二极管、晶体管和电阻等分立元件构成 时，称为分立元件门电路。目前电子工业的飞速发展和 集成电路的日新月异，分立元件门电路几乎都被集成门 电路所取代。但是，为了更好地理解和掌握基本逻辑门 电路的工作原理和逻辑功能，我们仍用分立元件的门电 路剖析基本逻辑门的电路组成及逻辑功能。 D1 A D2 B ＋UCC R F “与”门电路 一个“与”门的输入端至少为两个，输出端只有一个。 ①输入中只要有一个为低电平0时，该低电平二极管就会迅速导通，输出F将被钳位到低电平0；其余为高电平的输入端，其端子上串接的二极管呈截止态。 ②输入全部为高电平＋UCC时，输入 端上串接的二极管同时截止，输 出F被钳位在高电平“1”。 “与”门逻辑电路图符号 F A B 注意：分析过程中与门电路输入 端上串接的二极管，都是按理想 二极管处理的，即导通后管压降 为0V(实际硅管0.7V，锗管0.3V)。 0V ＋UCC 0.3V 反偏截止！ ＋UCC ＋UCC ＋UCC （2) “或”门 D1 A D2 B 0V R F “或”门电路 一个“或”门的输入端也是至少为两个，其输出端只有一个。 ①输入中只要有一个为高电平+UCC 时，串接其上的二极管则迅速导通，输出F将被钳位到高电平1；其余为低电平的输入端，其端子上串接的二极管呈截止态。 ②输入全部为低电平0V时，输入 端上串接的二极管同时截止，输 出F被钳位在低电平“0”。 “或”门逻辑电路图符号 F ≥1 A B 注意：电路中二极管的极性画法 和与门电路的区别，所有管子都 是按照理想二极管处理的。 3V 0V 3V 反偏截止！ 0V 0V 0V （3) “非”门 T RC －UBB +UCC RB1 RB2 A F “非”门电路 输入变量A 为高电平时，三极管饱和导通，输出F为低电平； 当输入变量A 为低电平时， 三极管截止，输出F 由RC拉至高电平。 3V 0.3V 饱和导通 0V +UCC 截止不通 由图可看出，一个“非”门的输入端只有一个，输出端也只有一个。 “非”门逻辑路图符号 F 1 A 非符号 3.2 TTL集成门电路 分立元件门电路：元件多、体积大、连线、焊点多，电路可靠性差 集成门电路：体积小、重量轻、功耗小、速度快、可靠性高、而且成本较低、价格便宜，十分方便于安装和调试。 按导电类型和开关元件的不同，集成门电路可分为双极型集成逻辑门，例如：TTL电路 和单极型（或MOS型）集成逻辑门，例如：CMOS电路两大类。 两种常用的TTL与非门集成电路芯片管脚排列图 (a) 74LS00与非门芯片管脚排列图 电源 1 2 3 4 5 6 7 14 13 12 11 10 9 8 地 1 2 3 4 5 6 7 1 4 13 12 11 10 9 8 电源 地 (b) 74LS20与非门芯片管脚排列图 型号中74是指标准型系列TTL芯片；L指低功耗；S表示肖 特基。其中74LS00中包含四个2输入的与非门；74LS20包括 两个4输入的与非门。芯片中的电源线和“地”线均为公用。 (1) TTL与非门的内部结构 逻辑电路的输入端和输出端都采用了半导体晶体管，称之为Transistor- Transistor-Logic(晶体管-晶体管-逻辑电路)，简称为TTL，TTL集成逻辑门是目前应用最广泛的集成电路。 3.6V 0.3V R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 1)TTL与非门 输入级 中间级 输出级 TTL与非门内