第十章：工艺集成详细分析.ppt

AMD处理器剖面SEM照片 14. 参数测试 探针台测试Prober 早期基本的CMOS技术与现代先进的CMOS技术比较 序号 早期基本的2.0～3.0μm CMOS技术（一层金属） 现代先进的0.18μm CMOS技术（六层金属） 1 双阱工艺（普通单阱、深结） 双阱工艺（倒掺杂阱、浅结） 2 LOCOS 隔离工艺 STI隔离工艺 3 多晶硅栅结构工艺（特征尺寸3.0μm ） 多晶硅栅结构工艺（特征尺寸0.18μm ） 4 无 轻掺杂漏（LDD）工艺 5 无 侧墙形成工艺 6 源/漏（S/D）注入工艺 （B、P） 源/漏（S/D）注入工艺（BF2、As） 7 无 接触形成工艺（硅化钛形成） 序号 基本的2.0～3.0μm CMOS技术（一层金属） 先进的0.18μm CMOS技术 （六层金属） 8 无 局部互连工艺 9 无 通孔1和金属塞1的形成 10 金属1互连的形成 金属1互连的形成 11 无 通孔2和金属塞2的形成 12 无 金属2互连的形成 13 制作压点及合金 制作金属3直到制作压点及合金 14 参数测试 参数测试 早期基本的CMOS技术与现代先进的CMOS技术比较 本章作业 1. 在早期基本的3.0μm CMOS IC工艺技术中， P阱的作用是什么？并描述LOCOS隔离原理。 2. 画出早期基本的3.0μm CMOS IC工艺技术1~5大步骤器件制作的版图及对应的剖面图。 3. 什么是浅槽隔离STI？（即简要描述浅槽隔离STI），它取代了什么工艺？ 2. 浅槽隔离工艺 STI槽刻蚀步骤 1. 薄氧生长：厚度150? 作用：在去掉上面氮化硅时保护有源区以防被腐蚀。 2. 氮化硅沉积：LPCVD沉积，作用：做CMP的阻挡层，保护有源区免受CMP的过度抛光 3. 第三次光刻：光刻浅槽隔离区 4. STI槽刻蚀：RIE刻蚀，槽深1.0μm左右 STI氧化物填充步骤 1. 沟槽衬垫氧化硅生长：厚度150? 作用：改善硅与沟槽填充氧化物之间的界面特性。 2. 沟槽CVD氧化物填充：LPCVD方法 STI氧化层抛光－氮化物去除步骤 1. 沟槽氧化物抛光CMP 2. 氮化硅去除：热磷酸煮 3. 多晶硅栅结构工艺 关键工艺！①它包括最薄、质量最好的栅氧化层的热生长②多晶硅栅的线宽是整个芯片上的特征尺寸 1. 栅氧化：厚度20～50? ，形成MOS管的栅电介质 2. 多晶硅沉积：LPCVD法，厚度5000? 多晶硅掺杂：形成导电的栅电极 3. 第四次光刻：光刻多晶硅栅，DUV深紫外步进式光刻机曝光，多晶硅上涂抗反射层（ARC），随后进行特征尺寸、套刻精度、缺陷等质量检查。 4. 多晶硅栅刻蚀：用最好的RIE刻蚀机，保证垂直的侧壁 4. 轻掺杂漏（LDD）工艺 轻掺杂漏（LDD） （ LDD ，Lightly Doped Drain） LDD工艺目的： 减小源漏间的穿通和沟道漏电，提高源漏工作电压 4. 轻掺杂漏（LDD）工艺 N－轻掺杂漏注入步骤 1. 第五次光刻：光刻N－LDD注入区，不去胶。 2. N－LDD注入：低能量注入As，其作用①分子量大，有利于表面非晶化②慢扩散杂质在后续的热处理中，有利于维持浅结 P－轻掺杂漏注入步骤 1. 第六次光刻：光刻P－LDD注入区，不去胶 2. P－LDD注入：低能量注入BF2， 其作用①比硼的分子量大，有利于表面非晶化②比硼的扩散系数低，在后续的热处理中，有利于维持浅结 5. 侧墙形成工艺 侧墙形成工艺目的：侧墙用来环绕多晶硅栅侧壁阻挡大剂量的S/D注入以免其接近沟道导致源漏穿通。 1. 沉积二氧化硅：LPCVD法，厚度1000? 2. 二氧化硅反刻 6. 源/漏（S/D）注入工艺 N＋源漏注入步骤 1. 第七次光刻：光刻N＋源/漏注入区，不去胶 2. N＋源/漏注入: 中等剂量注As P＋源漏注入步骤 1. 第八次光刻：光刻P＋源/漏注入区，不去胶 2. P＋源/漏注入: 中等剂量注硼 3. 退火：快速热退火RTP，温度1000℃，时间几秒， RTP的作用：①减小注入深度的推进②其它同普通的热退火 7. 接触形成工艺 接触形成工艺目的：在硅片所有的有源区上形成金属接触使硅和随后沉积的导电材料更紧密的结合，降低欧姆接触电阻。 自对准金属硅化物的形成（钛接触工艺步骤）： 1. 金属钛Ti沉积：用溅射方法 2. 退火：700℃以上形成硅化钛TiSi2 3. 湿法刻蚀金属钛：刻蚀未反应的Ti，所有有源区上都保留TiSi2，而氧化层上没有TiSi2 钛Ti的优点： ①使硅和随后沉积的金属紧密地结合 ②Ti与硅反应生成的TiSi2，其电阻率比Ti更低 自对准金属硅化物的形成 8. 局部互连工艺 局部互连LI（Local Interconnect）工