微纳米加工技术综述要点分析.docVIP

福州大学 研究生课程报告 课程名称： 微纳米加工技术 姓 名： 许鑫川 系： 微电子系 专 业： 微电子学与固体电子学 学 号： 131120037 指导教师： 陈伟 2014年 6月 4日 《微纳米加工技术》综述报告 ——3D封装技术 摘要 近几年来，先进的封装技术已在IC制造行业开始出现，如多芯片模块 ( MCM)就是将多个 IC芯片按功能组合进行封装，特别是三维 (3D)封装首先突破传统的平面封装的概念，组装效率高达200％以上。它使单个封装体内可以堆叠多个芯片，实现了存储容量的倍增，业界称之为叠层式3 D封装；其次，它将芯片直接互连，互连线长度显著缩短，信号传输得更快且所受干扰更小；再则，它将多个不同功能芯片堆叠在一起，使单个封装体实现更多的功能，从而形成系统芯片封装新思路：最后，采用3D封装 的芯片还有功耗低、速度快等优点，这使电子信息产品的尺寸和重量减小数十倍。正是由于3D封装拥有无可比拟的技术优势，加上多媒体及无线通信设备的使用需求，才使这一新型的封装方式拥有广阔的发展空间。 概念 3D封装技术又称立体封装技术，是在X-Y平面的二维封装的基础上向空间发展的高密度封装技术。终端类电子产品对更轻、更薄、更小的追求推动了微电子封装朝着高密度的三维(3D)封装方向发展，3D封装提高了封装密度、降低了封装成本，减小各个芯片之间互连导线的长度从而提高器件的运行速度，通过芯片堆叠或封装堆叠的方式实现器件功能的增加。3D封装虽可有效的缩减封装面积与进行系统整合，但其结构复杂散热设计及可靠性控制都比2D芯片封装更具挑战性。3D封装设计和应用中面临的主要的问题有：( 1 )、高功率密度下器件的散热设计问题；( 2 )、减薄芯片在加工、组装 、使用过程中承受机械应力下的可靠性问题；( 3 )、3D器件在组装和应用过程中的热-机械耦合作用引起的芯片开裂、焊点疲劳等可靠性问题。这些问题都跟3 D封装结构形式有关 ，因此研究3D封装的结构设计与散热设计具有非常迫切的理论意义和实际应用价值。 三维封装是将多个芯片垂直连接的一系列方法的统称，到目前为止，三维封装只在引线键合、倒装芯片、模块化封装等特定应用中取得成功。然而，硅通孔封装技术（TSV）作为备选方案得到了迅猛发展。 硅通孔技术(TSV)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。以TSV为代表的3D集成技术优势有： 降低延迟：IBM半导体研发中心副总裁Lisa Su指出：TSV可把芯片上数据需要传输的距离缩短1000倍，并使每个器件的互连性增加100倍。英特尔计划在未来的万亿赫兹研究型处理器中采用TSV技术。 降低功耗：据报道，IBM在90 nm节点的微处理器50%以上的有源开关功耗都用于驱动互连线，并且90%以上的功率实际上是由10%的长互连线消耗的。据称，TSV可将硅锗芯片的功耗降低大约40％。 手机和其他一些应用需要更加创新的芯片级封装（CSP）解决方案。现在系统设计师为了手机和其他很多紧凑型消费品，不得不选择用3D封装来开发z方向上的潜力。 因此，业内人士将TSV 称为继引线键合(Wire Bonding)、TAB 和倒装芯片(FC)之后的第四代封装技术。 结构形式 3D封装结构可以通过两种方法实现：封装内的裸芯片堆叠 (图1)和封装内的封装堆叠 (如图2、图3)。 堆叠3D封装结构 封装体堆叠的3D封装一般是将大量同一类型的小规模存储器封装相重叠，构成大规模的存储器。一般是利用原有标准封装体的端子排布，将重叠在一起的小规模存储器封装体的相同端子钎焊在一起，实现封装体之间的电气连接。封装堆叠包括翻转一个已经检测过的封装，并堆叠到一个基底封装上面，后续的互连采用线焊工艺，封装堆叠在印制板装配的时候需要另外的表面安装堆叠工艺。 叠层式3D封装的结构 最常见的裸芯片叠层3 D封装先将生长凸点的合格芯片倒扣并焊接在薄膜基板上，这种薄膜基板的材质为陶瓷或环氧玻璃，其上有导体布线，内部也有互连焊点，两侧还有外部互连焊点，然后再将多个薄膜基板进行叠装互连。它的典型结构和原理图如图l所示 。 裸芯片叠层的工艺流程 裸芯片叠层的工艺过程为：第一步，在芯片上生长凸点并进行倒扣焊接。如果采用金凸点，则由金丝成球的方式形成凸点，在250~400℃下，加压力使芯片与基板互连；若用铅锡凸点，则采用Pb（95）：Sn（5）( 重量比)的凸点，这样的凸点具有较高的熔点，而不致在下道工艺过程中熔化。具体方法，先在低于凸点熔点的温度(180 ~250℃)下进行芯片和基板焊接，在这一温度下它们靠金属扩散来焊接；然后加热到 2 5 0 ~4 0 0℃，在这一温