定时叫醒器论文.docVIP

课 题： 定时叫醒器 学 院： 电子工程与自动化学院 专 业： 测控技术与仪器 学生姓名： 学 号： 2013年10月 目 录 引言 1 1.设计要求 1 2.设计方案 1 2.1设计方法及思路 1 2.2设计框图 1 3.原理介绍 2 3.1多谐振荡器 2 3.2减法计数器 3 3.3.译码器与数码管 4 3.4蜂鸣器 4 4．制作过程 5 4.1查阅资料 5 4.2画图 5 4.3做板 5 4.4 调试 6 5注意事项 6 5.1绘制原理图 6 5.2绘制PCB 6 5.3制作PCB板 6 5.4调试 6 6.总结 6 谢 辞 7 参考文献 7 附录1 原件清单 7 附录 2 完整的原理图 8 附录 3 电路板成品 9 附录 4 芯片引脚图及功能表 10 引言 电子技术是十九世纪末、二十世纪初开始发展起来的新兴技术，二十世纪发展最迅速，应用最广泛，成为近代科学技术发展的一个重要标志。进入21世纪，人们面临的是以微电子技术（半导体和集成电路为代表）电子计算机和因特网为标志的信息社会。高科技的广泛应用使社会生产力和经济获得了空前的发展。现代电子技术在国防、科学、工业、医学、通讯（信息处理、传输和交流）及文化生活等各个领域中都起着巨大的作用。现在的世界，电子技术无处不在：收音机、彩电、音响、VCD、DVD、电子手表、数码相机、微电脑、大规模生产的工业流水线、因特网、机器人、航天飞机、宇宙探测仪，可以说，人们现在生活在电子世界中，一天也离不开它。作为电子专业的学生我们更要加强对电子方面的理解和实际应用的能力。 通过定时叫醒器的课程设计，加深对《电路分析》、《数字逻辑电路》等课程知识的理解，进一步训练和提高自己的实际应用能力，达到理论结合实践的效果。 设计定时叫醒器要熟练掌握对74LS192 和555定时器的理解。 1.设计要求 1.1数码管可从0显示到99 1.2数码管从预制数开始倒计时 1.3当数码管显示到零时蜂鸣器响起 1.4当数码管显示到零时可重新复位继续倒计时 2.设计方案 2.1设计方法及思路 两个数码管可从0显示到99，输入一个周期为一秒的脉冲信号，是要通过两片74LS192连成减法计数器，且555定时器要连成多谐振荡器产生频率为1HZ的脉冲信号，连入个位数芯片的减法计时脉冲输入端。输入预置数，使两片74LS192的置数端置数。两个芯片的技术输出端通过两片74LS48译码器连入数码管。此时数码管开始从预制数倒计时。当两个数码管显示为零时，十位的74LS192的借位端产生低电平，传给蜂鸣器，此时蜂鸣器开始报警，且再穿给两块芯片的复位端，数码管再次从预制数开始倒计时。 2.2设计框图 图2.2.1 设计框图 3.原理介绍 3.1多谐振荡器 首先整个电路实现的关键是要有一个多谐振荡器。它由555定时器连成。它输出信号的时间参数是T=tw1 + tw2, tw1=0.7(R1+R2)C, tw2=0.7R2C 则T=0.7(R1+2R2)C.取电容为10uf。且可取电阻阻值相等，即R1=R2 ，周期为一秒，可求出R1=R2=48K。由于没有48K的电阻所以在两个47K电阻之间串联一个2K的滑动变阻器。划片置于中间，各给两个电阻串上1K的电阻，实现两个48K的电阻。Vc控制电压端与地之间接一个0.01uf的电容，以防止干扰电压引入，起滤波作用，从而消除外来的干扰，以确保参考电平的稳定。如图3.1.1 图3.1.1 多谐振荡器 图3.1.2 多谐振荡器PCB 3.2减法计数器 减法计数器由两片74LS192组成。两个芯片的八个置数端（P0～P1，满足8421编码关系）与两个拨码开关相连。其中一个拨码开关的一端全部接GND。另一个接VCC。减法计数时，两片芯片的加法计数脉冲输入引脚（CU）与进位输出引脚(TCU)接高电平。第一片芯片（个位）的借位端（TCD），与第二块芯片（十位）的减法计数脉冲输入引脚（CD）相连。第二块芯片的借位端与两块芯片的预置引脚（PL）相连。如图3.2.1 拨动拨码开关设置预置数。当脉冲从第一片芯片的减法计数脉冲输入引脚输入时。个位开始作减法计数。当个位减到零时，其借位端产生低电平，输入到十位芯片的减法计数脉冲输入端，当下一时刻，十位芯片的减法计数脉冲输入端从低电平变为高电平，使其产生脉冲，此时十位芯片减一，个位继续减法计数。当十位芯片减到零，个位再次向十位借位时，十位的借位端产生低电平同时传道两块芯片的预置引脚，其低电平有效，使计数器再