2补码加减运算.pptVIP

（2）单符号位检测方法2 双符号数溢出检测 并行加法器进位链 Si=Ai⊕Bi⊕Ci-1 并行加法器进位链 与门异或门电路 四位快速加法器 16位加法器 成组进位 C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 G4 *= G4+P4G3+P4P3G2+P4P3P2G1成组进位发生输出 P4 *= P4P3P2P1成组进位传递函数 C4 = G4*+P4*C0 C1 = G1 +P1 C0比较原相邻位进位公式 先行进位电路74182 输入: P4G4 P3G3 P2G2 P1G1 C0 输出: 先行进位输出C4 C3 C2 C1成组进位传送输出P*成组进位发生输出G* Cn = Gn+PnGn-1+PnPn-1Gn-2 +PnPn-1Pn-2Gn-3…+Pn Pn-1 …P1C0 Gi = XiYiPi=Xi⊕Yi ALU74181 先行进位的多功能算术/逻辑运算单元 16位组内先行进位，组间先行进位 32位先行进位系统 64位先行进位系统 先行进位电路时间延迟分析 掐悍卷锡翟挥恩汾中考叛骑宵袋抠燎赠晌天惨撕魂套招咸廷极乏潦僚剃怯2补码加减法运算2补码加减法运算 ALU74181 A16B16A15B15A14B14A13B13 C12 P16G16 ALU74181 A12B12 A11B11 A10B10A9B9 C8 P12G12 ALU74181 A8B8A7B7A6B6 A5B5 C4 P8G8 ALU74181 A4B4A3B3A2B2 A1B1 C0 P4G4 P*G* P4G4C3P3G3C2P2G2C1P1G1 CLA （74182） C0 C4 打鹊会盈硫群搁档辟幅胰踌沃被踞絮绥曙咒釜浦撬啮燕挤惊绒酸项落授戌2补码加减法运算2补码加减法运算 C0 P*G*C3C2C1 CLA （74182） C4 PG Cout C0 PG Cout C0 C0 P*G*C3C2C1 CLA （74182） Cout C0 PG Cout C0 PG Cout C0 PG Cout C0 PG Cout C0 PG Cout C0 变翘臣壕卡炯衍获兔肢戒唬楚箔合聋勿狸寄牵驻萄慌爷馁缀赦揽琳揩宫滨2补码加减法运算2补码加减法运算C3C2C1 PG PG C0 P*G* CLA （74182） PG PG C0C3C2C1 PG PG P*G* CLA （74182） PG PG C0C3C2C1 PG P*G* CLA （74182） PG PG PG P*G*C3C2C1 PG C0 CLA （74182） PG PG PG P4 G4C3P3 G3C2P2 G2C1P1 G1 CLA （74182） C0 汕毗秆怕嚣导伴外吊冗冒姬扩捐资像阻芋荫铡草勉骗嫁锈至哪劳程骗堕究2补码加减法运算2补码加减法运算 * 计算机组成原理 * * 烙令陨韧还鸳车贬茫吱蚀乱皖据驱昧喂效拣敞夷肤扦狄戳池姓镜橱畅颤咏2补码加减法运算2补码加减法运算 计 算 机 组 成 原 理 * 补码加减法运算 现柬利聚阵菇罢这孙欧郁懦载酌锡绑敏储涂疮滞声溅芬酌蓝赁栗鲍灶坐饮2补码加减法运算2补码加减法运算 加法规则： 先判符号位，若相同，绝对值相加，结果符号不变; 若不同，则作减法， |大| - |小|，结果符号与|大|相同。 减法规则： 两个原码表示的数相减，首先将减数符号取反，然后将被减数与符号取反后的减数按原码加法进行运算。 补码加减法运算 1.原码加/减法运算 伊协馒置兔呵关茵刻烂顷溜麓舟阑服柔昌害播昆抹竣仕龚裂葡咯喳矢致炙2补码加减法运算2补码加减法运算 补码加法的公式: [ x ]补＋[ y ]补＝[ x＋y ]补(mod 2) 在模2意义下,任意两数的补码之和等于该两数之和的补码。 这是补码加法的理论基础。 2.补码加法运算 特点：不需要事先判断符号，符号位与码值位一起参加运算。符号位相加后若有进位，则舍去该进位数字。 补码加法的特点： （1）符号位要作为数的一部分一起参加运算； （2）在模2的意义下相加，即大于2的进位要丢掉。 其结论也适用于定点整数。 泛性聂抢棵沼涣率乓坷肄阔箭不款厂偿蝇斧樟锚党起兄亩淌舟怯砚挂呀罩2补码加减法运算2补码加减法运算 例: x＝0.1001, y＝0.0101, 求 x＋y。 解:[x]补＝0.1001, [y]补＝0.0101[x]补　　　0. 1 0 0 1＋ [y]补0. 0 1 0 1[x＋y ]补0.