第6章存储器的结构.pptVIP

习题： 1---8 CPU Cache M1 主存储器 Mn D/T 外存储器 D/T 第6章 存储器的结构 图6--1 6.1 并行存储器系统 存储器系统的速度是提高CPU运行速度的一个关键。为了提高计算机系统的整体性能，现代的大型计算机系统中采用了并行内存储器系统，可在一存取周期中并行存取多个字，以提高整体信息的吞吐量来解决CPU与内存之间的速度匹配问题。并行存储体可分为单体多字方式、多体交叉存取方式两种。 6.1.1 单体多字方式的并行主存系统 一、单体多字并行内存系统 如图6--2所示，多个并行的存储器共用 一套地址寄存器，按同一地址码并行地访 问各自的对应单元。例如读出沿n个存储器 顺序排列的n个字，每个字有w位。假设送 入的地址码为A，则n个存储器同时访问各 自的A号单元。也可以将这n个存储器看着 一个大存储器，每个编址对应于n字 x w位， 因而称为单体多字方式。 6.1.2 多体交叉存取方式的并行主存系统 在大型计算机系统中通常采用的是多体交叉存 储方式的并行内存系统。如图6--3所示。 一般使用n个容量相同的存储器（或称为存储 体），各自具有地址线寄存器、数据线、时序 信号，可以独立编址而同时工作，因而称为多 体交叉存储方式的并行内存系统。 各存储体的编址基本上采用交叉编址方式，即采用一套统一的编址，按序号交叉分配给各个存储体。以上图中四个存储体为例说明多体交叉存储方式的并行内存系统的工作过程。M0体的地址编址序列为0、4、8、12，…，M1的地址编址是1、5、9、13，…，M2的地址编址是2、6、10、14，…，M3的地址编址是3、7、11、15，…。 也就是说，一段连续的程序或数据，将交叉地存放在几个存储体中，因此整个并行内存是以n 为模交叉存取工作的。 在上图的多体交叉存储体并行系统中，采用分时访问的时序。 6.2 高速缓存Cache (P172) 在计算机技术的发展过程中，主存的工作速度一直比CPU 的速度慢，使CPU的处理能力不能充分发挥，这样，整个计算 机系统的工作效率就受到影响。 为了缓解主存与CPU的速度不匹配的矛盾：需要在 在CPU内部设置通用寄存器组， 在主存中引入多体交叉存取技术， 在CPU与主存之间增加高速缓冲存储器（Cache)。 6.2.1 Cache的工作原理 6.2.2 –6.2.4 教材P172 自己看 虚拟存储器的容量远远地超过了CPU能直接访问的主存储器容量，用户可以在这个虚拟空间（也称为编址空间）自由编程，而不受主存储器容量的限制，也不需考虑所编程序将来装入在内存的什么位置（虚拟存储在“操作系统”的内容中，就是存储管理的“换进换出”概念）。 在计算机系统中采用了虚拟存储技术后，可以对内存和外存的地址空间统一进行编址，用户按其程序的需要来的逻辑地址（也就是虚地址）进行编程。所编程序和数据在操作系统的管理下先输入到外存（一般是在硬盘中），然后在由操作系统自动地将当前欲运行的部分程序和数据调入内存，其余暂不运行的部分留在磁盘上。 随着程序执行的需要，操作系统自动地按一定替换算法在内存与外存中进行对换，即将内存中暂不运行的部分程序和数据换出到外存，把急需运行的而现在又仍在外存的部分程序和数据调入内存进行执行。这个过程是在操作系统的控制和管理下自动完成的，由于计算机系统的运行速度非常快，换进换出的过程用户是感觉不到的。 CPU执行程序时，按照程序提供的虚拟地址访问内存。因此，先由存储器管理硬件判断该地址内容是否在内存中（由操作系统的存储器管理软件来完成此任务）。 如果已经调入内存，则通过地址变换机制将程序中的虚地址转换为内存中的实地址（称为物理地址或绝对地址），再去访问内存中的物理单元。如果所需程序和数据部分尚未调入内存，则通过缺页中断程序，以页为单位将所需部分页调入内存或把原内存中暂不运行的部分程序和数据换出到外存以挪出内存空间，再把所需的部分程序和数据调入内存。 这里所指的“页”，是把用户的程序按某一大小的数值为单位划分为若干“页”，内存储器也按“页”的大小划分为“块”，为了便于管理和内存资源的利用率，通常把“页”和“块”取值一样大小。所以程序在CPU中运行时，基本上是以页为单位调进调出的。 上述过程对用户程序是透明的，用户看到的只是用数位较长的虚地址编程，CPU可按虚地址访问存储器，其访问的存储器空间则是内存与外存之和。