第7章可编程逻辑器件讲述.ppt

第七章 可编程逻辑器件 7.1概述 7.2可编程逻辑器件基础 PLD逻辑表示法 逻辑阵列的PLD表示法应用举例 7.3 通用阵列逻辑GAL 7.1 概 述 可编程专用集成电路ASIC(Application Specific Integrated Circuit) 是面向用户特定用途或特定功能的大规模、超大规模集成电路。 分类：按功能分为数字的、模拟的、数字和模拟混和三种。按制造方式分为全定制、半定制ASIC、可编程三种。 根据芯片的集成度和结构复杂度分类 简单可编程逻辑器件SPLD：集成度小于PALCE22V10或 GAL22V10的PLD。 特点是都具有可编程的与阵列、不可编程的或阵列、输出逻辑宏单元OLMC和输入输出逻辑单元IOC。 复杂可编程逻辑器件CPLD:集成度大于PAL22V10或GAL22V10的PLD都可视为CPLD。 CPLD在集成度和结构上呈现的特点是具有更大的与阵列和或阵列，增加了大量的宏单元和布线资源，触发器的数量明显增加。 根据芯片的集成度和结构复杂度分类 现场可编程逻辑门阵列 FPGA：现场可编程门阵列FPGA是集成度和结构复杂度最高的可编程ASIC。 运算器、乘法器、数字滤波器、二维卷积器等具有复杂算法的逻辑单元和信号处理单元的逻辑设计可选用FPGA实现。 按制造技术和编程方式进行分类 双极熔丝制造技术的可编程ASIC(Lattice的PAL系列) EECMOS制造技术的可编程ASIC(Lattice的GAL和ispLSI / pLSI) SRAM制造技术的可编程ASIC(Xilinx的FPGA，Altera的FPGA) 反熔丝制造技术的可编程ASIC(Actel的FPGA) 按制造技术和编程方式进行分类 双极熔丝和反熔丝ASIC通常称为OTP(one time programming)器件而采用EECMOS和SRAM制造技术的可编程ASIC具有用户可重复编程的特性，可以实现电擦电写。 按制造技术和编程方式进行分类 用SRAM技术制造的FPGA则具有数据挥发性，又称易失性。 具有挥发性的FPGA ，当系统断电或掉电后，写入FPGA中的编程数据要丢失。因此，必须把要下载到FPGA的数据借用编程器固化到与其联用的EPROM或EEPROM中，待重新上电时，芯片将编程数据再下载到FPGA中。 FPGA的数据挥发性，决定有些环境不宜选用。 可编程ASIC的编程方式 可编程ASIC的编程方式有两种： 采用专用编程器进行编程 在系统编程 甩掉了专用编程器，而且也不用将芯片从电路系统取下，只利用计算机和一组下载电缆就可以在系统编程。 Lattice和Xilinx等几家大公司现在都有在系统可编程ASIC产品。在系统编程方式方便了用户。 可编程ASIC的一般开发步骤 设计输入(entry) 功能模拟(function simulation) 逻辑分割(partitioning) 布局和布线(place and routing) 时间模拟(timing simulation) 写入下载数据(download) ASIC开发步骤流程图 TOP—DOWN设计思想 自顶向下（TOP—DOWN）设计首先是从系统级开始入手。把系统分成若干基本单元模块，然后再把作为基本单元的这些模块分成下一层的子模块。 TOP—DOWN设计思想 采用TOP—DOWN层次结构化设计方法，设计者可在一个硬件系统的不同层次的模块下进行设计。总体设计师可以在上层模块级别上对其下层模块设计者所做的设计进行行为级模拟验证。 在TOP—DOWN的设计过程中，划分每一个层次模块时要对目标模块做优化，在实现模块时要进行模拟仿真。虽然TOP—DOWN的设计过程是理想的，但它的缺点是得到的最小可实现的物理单元不标准，成本可能较高。 BOTTOM—UP设计思想 BOTTOM—UP层次结构化设计是TOP—DOWN设计的逆过程。 它虽然也是从系统级开始的，即从图7-2中设计树的树根开始，但在层次模块划分时，首先考虑的是实现模块的基本物理单元是否存在，划分过程必须是从存在的基本单元出发。 BOTTOM—UP设计思想 设计树最末枝上的单元要么是已经制造出的单元，要么是已经开发成功的单元，或者是可以买得到的单元。 自底向上(BOTTOM—UP)的设计过程采用的全是标准单元，通常比较经济。 但完全采用自底向上的设计有时不能完全达到指定的设计目标要求。 BOTTOM—UP设计思想 用可编程ASIC实现一个好的电子系统设计通常采用TOP—DOWN和BOTTOM—UP两种方法的结合，充分考虑设计过程中多个指标的平衡。 设计库及库元件 在层次设计中所用的模块有两种： 预先设计好的标准模块 由用户设计的具有特定应用功能的模块 前者一般要存放在EDA开发系统中各种类型