组合逻辑电路设计的学习方法探讨与实践.docVIP

组合逻辑电路设计的学习方法探讨与实践 　　【摘 要】在组合逻辑电路设计的学习过程中，善于总结电路设计题目的特点和规律，有助于对所学知识的综合应用，从而加深对知识的理解和联系，对学习者思维扩展和兴趣培养都会起到积极的作用。 　　【关键词】三人多数表决器 电路设计 Multisim10仿真 　　在组合逻辑电路设计的学习环节中，将学习过程中接触到的电路设计题目通过整理分析，不难发现有这样的两个特点，其一，对于同一题目电路的设计，可采用基本逻辑门、译码器、数据选择器、加法器等不同的设计方案。学习者通过多种设计方案的整理和分析，可加强对电路的理解，掌握更多的设计思路，这些设计思路将所学知识联系起来，通过以点到面的学习方式达到系统掌握知识的目的。其二，对于不同题目的电路设计，可采用相同设计方案。如果不同题目根据其电路功能写出来的真值表相同，就意味着可以采用相同的电路来完成其功能，通过把这种类型的设计题目搜集和归类，可以节省大量的电路设计时间，对学生学习效率的提高和知识的综合应用都会起到很大作用。 　　本文以三人多数表决器电路设计为例，从两方面探讨和总结了电路设计题目的特点，希望学习者能够借鉴这种学习方法，达到综合掌握知识的目的。 　　1 三人多数表决器电路设计举例 　　假设题目要求设计一个三人表决器电路[1]，当表决某个提案时，多数人同意，则提案通过，少数人同意时，提案被否决。 　　由组合逻辑电路设计步骤[2]，首先定义变量，设三个人分别用A、B、C表示，同意提案时用1表示，否则用0表示，提案表决结果用Y表示，Y为1表示提案表决通过，Y为0则不通过。其次，写真值表，根据上述定义，把题目设计要求的文字信息转化为数字信息的真值表，具体见表1所示。最后， 由表1所示真值表得到逻辑函数表达式为： 　　表1 三人表决器真值表 　　输入 输出 　　A B C Y 　　0 0 0 0 　　0 0 1 0 　　0 1 0 0 　　0 1 1 1 　　1 0 0 0 　　1 0 1 1 　　1 1 0 1 　　1 1 1 1 　　2 “一题多解法”在电路设计中的应用 　　所谓“一题多解法”是指在设计同一个电路时，采用不同的设计方法。由于数字电路是用0、1代码表示特定含义的电路设计，任何题目在设计是都要把文字信息转换为数字信息，即用真值表的数字信息来体现电路的功能。根据这个特点在电路设计时，我们除采用传统的用与或非实现电路设计外，还可以采用各种中规模集成块来实现电路设计，只要设计出来的电路经过测试，得到的真值表和题目要求的真值表相同，那么就可以实现题目的要求。这种采用不同思路设计电路的做法，对学生思维扩展和知识综合应用方面起到了积极的作用。下面以三人多数表决器电路设计为例，介绍不同设计思路在电路设计中的应用[3]。 　　2.1采用基本逻辑门设计 　　在采用组合逻辑电路现实时，根据表达式（2）的特点，采用1个异或门、一个或门和两个与门就可完成电路搭建和测试，具体设计电路如图1所示，笔者用Multisim10仿真软件进行测试[4]，其结果完全和表1相同，达到了三人多数表决器的设计要求。 　　图1 基本逻辑门实现三人表决器功能仿真界面 　　2.2采用译码器设计 　　译码器74LS138是根据三个地址输入端的输入情况，在同一时刻输出其中一个Yi，译码器是组合逻辑电路设计中很重要的一个中规模集成电路，根据74LS138的工作原理，我们将表达式（1）化为： 　　由表达式（3）和译码器工作原理可设计出图2所示电路，经测试结果与表1数据一致，由此可见采用译码器也能实现三人表决器的功能。 　　图2 译码器实现三人表决器功能仿真界面 　　2.3 采用数据选择器设计 　　数据选择器是根据地址码的特点，从多路输入数据中选择其中一路输出的中规模集成器件。当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，将变量和地址码对应连接，就可以用数据选择器实现逻辑函数的功能。 　　根据上述工作原理，将八选一数据选择器74LS151的D3、D5、D6、D7接高电平，D0、D1、D2、D4接低电平，控制端G接低电平，按图3所示连接，即可实现三人多数表决器功能。经笔者用Multisim10仿真软件进行测试，其结果和表1相同，因此，采用数据选择器同样可以三人表决器的功能。 　　图3 数据选择器实现三人表决器功能仿真界面 　　2.4采用全加器设计 　　由于一位二进制全加器的进位输出端Ci=∑m（3，5，6，7），与三人表决器的真值表中Y的输出完全一样，所以只需将A、B、C对应接到全加器集成块CT74HC183的Ai、Bi、Ci-1端，输出Y接到Ci端，即可用全加器实现三人表决器的功能，采用全加器实现三人表决器功能非常简单，此