《数字电子技术基础教学课件》第五章_清华.ppt

第五章 触发器 5.1 概述 特点: 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态；输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。 分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（RS, JK, D, T） 5.2 SR锁存器(基本 R－S 触发器) 一、电路结构与工作原理 二、动作特点 在任何时刻，输入都能直接改变输出的状态。 例： 二、动作特点 电平触发D触发器 5.4 脉冲触发的触发器 一、电路结构与工作原理 5.5 边沿触发的触发器 为了提高可靠性，增强抗干扰能力， 希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来 时的输入信号状态，与在此前、后输入的状态没有关系。 用CMOS传输门的边沿触发器 维持阻塞触发器 用门电路tpd的边沿触发器 · · · 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同 一、SR触发器 1. 定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器 二、JK触发器 1.定义 三、T触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 四、D触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 C 0 1 0 1 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 设触发器原态为“0”态 保持为“0”态 (2)J=0, K=1 J=0, K=1时，每来 一个时钟脉冲，输出 状态置0。 0 1 C 0 1 0 (3)J=1，K=0 设触发器原态为“0”态 翻转为“1”态 1 0 0 1 1 0 1 0 1 0 0 1 0 1 设触发器原态为“1”态 为“？”态 0 1 C 0 1 0 (3)J=1，K=0 1 0 1 0 0 0 1 0 1 0 1 0 0 1 设触发器原态为“1”态 保持为“1”态 J=1, K=0时，每来 一个时钟脉冲，输出 状态置1。 C 0 1 0 (4)J=0，K=0 保持原态 0 0 0 0 J=0, K=0时，每来 一个时钟脉冲，输出 状态保持。 结论： J 主 从 S R K Q Q’ Qm Qm’ CLK (置“0”功能) (置“1”功能) J K Q* 0 0 Q 0 1 0 1 0 1 1 1 Q? JK触发器状态表 (保持功能) (计数功能) 脉冲触发 逻辑符号 例：主从JK 触发器工作波形 C J K Q 下降沿触发翻转 “主”只可能变化一次 脉冲触发与边沿触发在逻辑符号上的区别 无圈，高电平接收， 下降沿动作 有圈，低电平接收， 上升沿动作 有圈，下降沿动作 无圈，上升沿动作 “”表示边沿触发 “ ”表示脉冲触发 脉冲触发与边沿触发在画波形上的区别? 1* 0 1 1 1* 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 0 0 S R 0 1 0 1 0 1 1 1 不定 Q* Q 00 01 1 1 1 0 0 0 1 0 0 1 1 1 ? ? S RQ 1* 0 1 1 1* 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 00 01 1 1 1 0 0 0 1 0 0 1 1 1 0 1 J KQ 《数字电子技术基础》第五版 《数字电子技术基础》（第五版）教学课件 刘伯恕 福州大学电气工程与自动化学院 电工电子教学中心 双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。 两 输 入 端 两 互 补 输 出 端 反馈线 正常情况下， 两输出端的状态 保持相反。通常 以Q端的逻辑电 平表示触发器的 状态，即Q=1， Q?=0时，称为“1” 态；反之为“0” 态。 1 0 1 0 1 0