优·第3章-计算机系统结构(第五版)李学干.pptVIP

　　 3.1.2 并行主存系统　　图3 - 1是一个字长为W位的单体主存，一次可访问一个存储器字，所以主存最大频宽Bm=W/TM。 要想提高主存频宽Bm，使之与CPU速度相匹配，在同样的器件条件(即同样的TM)下，只有设法提高存储器的字长W。例如，改用图3 - 2的方式组成，这样，主存在一个存储周期内就可读出4个CPU字，相当于CPU从主存中获得信息的最大速率提高为原来的4倍，即Bm=W×4/TM。我们称这种主存为单体多字存储器。 　　一个大容量的半导体主存往往是由许多容量较小、字长较短的存储器片子组搭而成的，每个存储片子都有其自己的地址译码、读/写驱动等外围电路。因此，可采用图3 - 3所示的多体单字交叉存储器。 　　CPU字在主存中可按模m交叉编址，根据应用特点，这种交叉又有低位交叉和高位交叉两种(将在7.1.2节多处理机硬件结构中介绍)。现以低位交叉为例。在单体多字方式中，m为一个主存字所包含的CPU字数，在多体单字方式中则为分体体数。以多体单字交叉为例，单体容量为l的m个分体，其Mj体的编址模式为m×i+j，其中，i=0，1，2，…，l-1，j=0，1，2，…，m-1。表3 - 1列出了图3 - 3中各分体的编址序列。 　　各分体可以采用同时启动或如图3 - 4所示的分时启动方式工作。相对而言，分时启动方式所用的硬件较节省。 　　图3 - 5画出m为4、8、16时B与λ的关系曲线。不难看出，如果转移概率λ＞0.3，m=4，8, 16的B差别不大，即此时模m取值再大，对系统效率也不会带来多大的好处。而在λ＜0.1时，m值的大小对B的改进会有显著影响。 3.2.1 中断的分类和分级　　引起中断的各种事件称为中断源。 　　1. 中断的分类【例 3-2】 　　IBM 370系统就将中断分成机器校验、管理程序调用(访管)、程序性、外部、输入/输出和重新启动6类。  　　2. 中断的分级　　由于中断源相互独立而随机地发出中断请求，因此常常会同时发生多个中断请求。 3.2.2 中断的响应次序与处理次序　　中断的响应次序是在同时发生多个不同中断类的中断请求时，中断响应硬件中的排队器所决定的响应次序。 　　图3 - 6给出了一个中断响应硬件部分的原理简图。 【例 3-3】 　　假设某系统有4个中断级，相应地每一级中断处理程序的现行PSW中都有4位中断级屏蔽位。那么，要让各级中断处理次序和各级中断响应次序都一样，都是1→2→3→4，就只需按表3 - 2设置好各级中断处理程序现行程序状态字中的中断级屏蔽位即可。 　　现假定运行用户程序的过程中先后出现了如图3 - 7所示的中断请求。执行用户程序时其现行PSW的中断级屏蔽位(放置于中断级屏蔽位寄存器中)均为“1”。 　　如果想把中断处理次序改为1→4→3→2，那么只需由操作系统将各中断级处理程序的中断级屏蔽位设置成如表3 - 3所示的值即可。 　　现按上述假设发出中断请求，则其程序运行过程如图3 - 8所示。　　可以看出，此时各级中断处理完的先后顺序变成了1→4→3→2。 3.2.3 中断系统的软、硬件功能分配　　中断系统的功能包括中断请求的保存和清除、优先级的确定、中断断点及现场的保存、对中断请求的分析和处理以及中断返回等。 　　中断现场包括软件状态(如作业名称和级别，上、下界值，各种软件状态和标志等)和硬件状态(如现行指令地址，条件码等状态信息，各种控制寄存器及通用寄存器内容)。 　　中断响应时间主要取决于交换PSW的时间，以IBM 370为例，PSW为64位，因而交换PSW只需写、读两个访存周期即可。 　　为减少中断处理程序保存通用寄存器内容所耗费的时间，设置通用寄存器组与主存或堆栈之间的成组传送指令是必要的，至少可以减少大量的取指令时间。 　　以上都是针对所有任务均在同一个处理机上实现的集中式处理机系统而言的。 3.3.1 总线的分类　　总线按在系统中的位置分为芯片级(CPU芯片内的总线)、板级(连接插件板内的各个组件，也称局部总线或内部总线)和系统级(系统间或主机与I/O接口或设备之间的总线)等3级。 　　图3 - 9中，实线是 N=4 的情况，虚线表示因增加部件E后需要增设的接口和总线。 　　非专用总线的优点是： 总线数少，造价低； 总线接口标准化、模块性强； 可扩充能力强，部件的增加不会使电缆、接口和驱动电路激增； 易用多重总线来提高总线的带宽和可靠性，使故障弱化。缺点是系统流量小，经常会出现争用总线的情况，使未获得总线使用权的部件不得不等待而降低效率。 3.3.2 总线的控制方式　　非专用总线上所挂的多个设备或部件如果同时请求使用总线，就得由总线控制机构按某种优先次序裁