EECS152ComputerArchitectureandEngineeringLec01.pptVIP

下载本文档

12
0
约1.62万字
约 57页
2017-01-15 发布于天津
举报
版权申诉

EECS152ComputerArchitectureandEngineeringLec01.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EECS152ComputerArchitectureandEngineeringLec01

EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * * Spring 2015 ZDMC – Lec. #1 – 28 数据选择器MUX 用assign语句设计2选1 MUX module mux2_1(out , a , b , sel); output out; input a, b, sel; assign out = sel ? a : b; endmodule mux sel 1 0 b a out sel=1：out=a sel=0：out=b * Spring 2015 ZDMC – Lec. #1 – 28 module mux4_1(out , in0 , in1 , in2 , in3 , sel); output out ; input[7:0] in0 , in1 , in2 , in3 ; input[1:0] sel; reg[7:0] out ; always @(in0 or in1 or in2 or in3 or sel) begin if(sel== 2b00) out = in0; else if(sel == 2b01) out = in1; else if(sel == 2b10) out = in2; else out = in3; end endmodule 用if-else语句描述4选1 MUX mux 1 0 out G 0 3 sel0 8 sel1 8 8 8 8 0 1 2 3 in0 in1 in2 in3 * Spring 2015 ZDMC – Lec. #1 – 28 用case语句描述4选1 MUX module mux_4_1(out , in0 , in1 , in2 , in3 , sel); output[7:0] out ; input[7:0] in0 , in1 , in2 , in3 ; input[1:0] sel; reg[7:0] out ; always @(in0 or in1 or in2 or in3 or sel) begin case(sel) 2b00: out = in0; 2b01: out = in1; 2b10: out = in2; default: out = in3; endcase end endmodule 共有8个4选1 MUX，它们共用sel信号 mux 1 0 out G 0 3 sel0 8 sel1 8 8 8 8 0 1 2 3 in0 in1 in2 in3 * Spring 2015 ZDMC – Lec. #1 – 28 奇偶校验器 module parity(even_bit ,odd_bit , input_bus); output even_bit ,odd_bit ; input [7:0] input_bus; assign odd_bit = ^ input_bus; //产生奇校验位 assign even_bit = ~odd_bit; //产生偶校验位 endmodule 奇校验：输入数据“1”的个数为奇数。可用“异或”运算偶校验：输入数据“1”的个数为偶数。可用“同或”运算 * Spring 2015 ZDMC – Lec. #1 – 28 module decode4_7(a,b,c,d,e,f,g,D); output a,b,c,d,e,f,g; input[3:0] D; reg a,b,c,d,e,f,g; always @(D) begin case(D) 4d0 : {a,b,c,d,e,f,g}=7b1111110; 4d1 : {a,b,c,d,e,f,g}=7b0110000; 4d2 : {a,b,c,d,e