性设计与故障诊断实验指导书(新).docVIP

《可测性设计与故障诊断》 实验指导书 颜学龙 黄新 编 桂林电子工业学院 2005年9月 目 录 第一章 实验开发板概述………………………………………………………………2 1.1 开发板简介………………………………………………………………………………2 1.2 开发板特点………………………………………………………………………………2 第二章 实验开发板系统组成………………………………………………………4 2.1 系统结构框图……………………………………………………………………………4 2.2 系统接口定义……………………………………………………………………………5 2.3 通用电路简介……………………………………………………………………………9 2.4 系统软硬件组成………………………………………………………………………14 第三章 实验开发板使用……………………………………………………………14 3.1 系统连接………………………………………………………………………………14 3.3 系统资源使用……………………………………………………………………………15 3.4 PC机系统配置要求……………………………………………………………………15 3.5 软件安装………………………………………………………………………………15 第四章 实验指导………………………………………………………………………16 实验一 组合逻辑电路测试矢量生成及测试验证（设计性实验）………………16 实验二 边界扫描测试技术的应用 …………………………………………………20 实验三 逻辑分析仪的综合应用（综合性实验） …………………………………22 *实验四 特征分析仪应用 ……………………………………………………………25 第一章 实验开发板概述 1.1 开发板简介 《可测性设计与故障诊断》实验开发板为电子工程系CAT研究室根据《可测性设计与故障诊断》课程开课以来的教学、实验经验及科研成果，自行设计开发的实验板，该开发板主要由边界扫描测试系统模块、51单片机数据采集系统模块、毛刺捕捉电路模块、边界扫模被测电路模块、开关输入电路模块、故障输入模块、输出指示模块以及TTL逻辑门模块组成。该开发板USB接口主要实现PC机与边界扫模测试系统的通信。51单片机数据采集系统采用外部E2PROM存储器存储应用程序。 1.2 开发板特点 该实验开发板可完成该课程的三个实验项目：组合逻辑电路测试矢量生成及测试验证、边界扫描测试技术的应用和逻辑分析仪的综合应用，具有灵活的扩展性。 （1））TI SCAN边界扫描教学软件加深对边界扫描测试技术的理解后，利用实验开发板上的边界扫模测试系统可对开发板上的被测电路进行测试，也可通过TAP口对外部的被测电路进行测试。该实验项目结合了CAT研究室的边界扫描测试研究成果，具有较深远的意义。 还可以完成对CLUSTER的边界扫描测试，而CLUSTER的逻辑功能可以利用逻辑门模块自行设计。 （3） 图2 TAP接口 （3）边界扫描下载接口 该实验板有两块芯片本身具有边界扫描功能，分别为10万门的FPGA芯片 XC2S100-5TQ144和FLASH配置存储器XCF01S，它们都有JTAG接口，这里并不使用其JTAG接口进行边界扫描测试，而是利用JTAG接口进行程序下载。本实验板只对XCF01S利用边界扫描方式进行程序下载，该接口是和PC机的并口下载电缆进行连接。 图3 边界扫描下载接口 （4）从串模式下载接口 图4 从串模式下载接口 （5）键盘/显示接口 该接口用来连接Dais公司生产的通用键盘显示板，该电路板是利用8279键盘/显示接口芯片进行键盘和LED显示的管理。 图5 键盘/显示接口 （6）测试接口 该接口主要为逻辑分析仪提供测试点，具体接口定义如下，包含以下几个部分，数据总线DB0～7，，地址锁存允许线ALE，读信号线RD，写信号线WR，外部取指信号线PSEN，ADC0809片选线CS0809，8279片选线CS8279， J5接口： A0～A10：存储器地址总线。 ：28C16存储器写允许信号。 ALE：51单片机地址锁存允许信号。 ：51单片机外部取指信号 ：ADC0809片选信号，固定接P2.7。 ：8279片选信号固定接P2.6。 ：51单片机读信号。 ：51单片机写信号。 CLOCK：ADC0809时钟输入信号，为51单片机ALE信号的2分频信号。 EOC：ADC0809转换结束信号，固定接P3.4。 图6 J5测试接口 J6接口： DB0～DB7：数据总线，该开