New第5章程序.ppt

地址线数与存储单元数间的关系为： 存储单元数=2x（x为地址线数 ） 如下表所列 地址线数 1 2 3 4 … 8 9 10 11 12 13 14 15 16 单元数 2 4 8 16 … 256 512 1K 2K 4K 8K 16K 32K 64K 5.3.1 存储器芯片与地址总线的连接 1.存储器芯片的地址线与地址总线的连接 原则是，从地址总线的最低位A0开始，把它们与存储器芯片的地址线依次相连 5.3.1 存储器芯片与地址总线的连接 2.存储器芯片的片选线与地址总线的连接 5.3.1 存储器芯片与地址总线的连接 直接以系统的高位地址作为存储器芯片的片选信 号，将用到的高位地址线接往存储器芯片的片选端. 当该地址线为0或1时，就选中该芯片，即用一根地址 线选通一块芯片 （1）线选法 2.存储器芯片的片选线与地址总线的连接 5.3.1 存储器芯片与地址总线的连接 （2）译码法 使用译码器对系统总线中字选余下的高位地址线 进行译码，以其译码输出作为存储器芯片的片选信号 2.存储器芯片的片选线与地址总线的连接 5.3.1 存储器芯片与地址总线的连接 （2）译码法 常用典型译码器：74LS138（3-8译码器），其引线与功能如下图： 例5.1 用译码法连接容量为64K×8的存储器，若用8K×8的存储器芯片，共需多少片？共需多少根地址线？其中几根作字选线？几根作片选线？试用74LS138画出译码电路，并标出其输出线的选址范围.若改用线选法能够组成多大容量的存储器？试写出各线选线的选址范围 5.3.1 存储器芯片与地址总线的连接 64K×8/8K×8=8, 即共需要8片存储器芯片 64K=65536=216，故组成64K的存储器共需16根地址线 8K=8192=213， 即13根作字选线，选择片内单元 16-13=3， 即3根作片选线 芯片的13根地址线为A12～A0，余下的高位地址线是A15～A13，所以译码电路 对A15～A13进行译码，译 码电路及译码输出线的 选址范围如图所示 5.3.1 存储器芯片与地址总线的连接 若改为线选法： A15～A13 3根地址线各选一片8K×8的存储器芯片，故仅能组成容量为24K×8的存储器 A15、A14和A13所选芯片的地址范围分别为（0选中）： A15：011 6000H～7FFFH A14：101 A000H～BFFFH A13：110 C000H～DFFFH 地址是间断的 5.3.1 存储器芯片与地址总线的连接 1位、4位和8位的存储器芯片，其数据线分别为1根、4根和8根，在与8088 CPU总线的8根数据线相连时，采用并联方式： 1位的存储器芯片，用8片，将每片的数据线依次与数据总线的8根数据线相连，8片的地址相同 4位的存储器芯片，用2片，将每片的4根数据线分别与数据总线的高4位和低4位相连，2片的地址相同 8位的存储器芯片，则将它的8根数据线分别与8根数据线相连 5.3.2 存储器芯片与数据总线的连接 ROM→将芯片的输出允许线OE直接与8088的存储器读信号MEMR相连 RAM→将各芯片的输出允许线OE（或RD）并联后与CPU总线的MEMR相连;写允许线WE（或WR）并联后与CPU总线的MEMW相连. 5.3.3 存储器芯片与控制总线的连接 例5.2 1K静态RAM的数据线和地址线的连接 1K位存储器芯片，有1024×1位、256×4位和128×8位等不同结构.因此与8088的8位数据总线相连时，字向采用地址串联，位向采用位并联来满足存储器需要的容量和位数. 如要组成1K×8位的存储器，可以采用1024×1位的存储器芯片，也可采用256×4位的存储器芯片 5.3.4 连接举例 例5.2 1K静态RAM的数据线和地址线的连接 1K位存储器芯片，有1024×1位、256×4位和128×8位等不同结构.因此与8088的8位数据总线相连时，字向采用地址串联，位向采用位并联来满足存储器需要的容量和位数. 如要组成1K×8位的存储器，可以采用1024×1位的存储器芯片，也可采用256×4位的存储器芯片 用1024×1位存储器芯片组成的1K RAM 1024=210，故芯片上地址线为10条 数据线为1条，每一单元相应于一位，故只要把它们分别接到数据总线上的相应位即可 例5.2 1K静态RAM的数据线和地址线的连接 用256×4位存储器芯片组成的1K RAM 每片256×4芯片上有8条地址线, ４条数据线. 两片组成一页,将数据扩展为8位. 地址总线上的A0～A7直接与每片的地址输入端相连,实现页内寻址;A8