Veilog实践篇之CPLD培训教程文件.pptVIP

基于CPLD与FPGA 的数字IC设计方法 Designing with FPGA CPLDs 一套完整的设计数字集成电路的方法 1.立项：对要设计的数字集成电路进行市场调查，以明确它的应用前景；如果市场看好，则要为其制定详细的设计规范。 2.准备：为设计的项目选择合适的CPLD或FPGA以及相应的开发工具（软件），说到底就是选择合适的生产供应商。 3.设计：采用自上而下的设计方法把整个设计项目划分成若干个模块，然后对各个模块分别进行设计。 4.仿真：就是在设计的每一个阶段都要进行仿真，要对每一个设计子模块进行仿真。 5.检验：就是要对整个设计项目进行检验。 前言 复杂可编程逻辑器件（CPLD）和现场可编程门阵列（FPGA）已经日益成为每一个系统设计中十分重要的部分。 历史回顾：可编程逻辑集成电路到专用集成电路ASIC 1.可编程逻辑阵列（PLA） 的输入和输出端均有反相器，以便获得取反的信号。 可用外部触发器构成状态机。PLA的与阵列和或阵列中的每一个连接点，都可以被编程连接或是不连接。这样就可以实现布尔函数。 人们开发出了简易的高级语言---ABEL，PALASM和CUPL，可以把布尔方程转换为数据文件。 例如：a=（b！c）｜（b！de） 简易高级语言的出现为可编程器