存储器实验报告..docVIP

计组实验三实验报告 实验日期： 2015 年 4 月 14 日 学 号： 201308010227 姓 名： 吴晗 实验名称： 存储器实验 总 分： 实验内容 随机存储器的工作及使用方法 RAM和读取的工作原理 LPM存储的定制 三．实验电路图： RAM电路图： addr[7..0]:地址输入 clk:时钟信号 we,rd;mem:控制信号，高电平有效 Initial_file.mif文件： 存储器电路图： i[7..0]:数据输入l[7..0]:总线数据 sw_bus:pc_bus:三态门控制信号 ld161,clr161,pc161:74161控制信号，控制置数，读取，清零，计数 ldar:74273控制信号 w,r,m:RAM控制信号 四．功能验证 仿真图： 仿真说明： 时间参数：End Time：2.0us Grid Size：100ns 端口说明： clk：时钟信号 i[7..0]:数据输入l[7..0]:总线数据 sw_bus:pc_bus:三态门控制信号，控制数据输出到总线 ld161,clr161,pc161:74161控制信号，控制置数，读取，清零，计数 ldar:74273控制数据从总线读入 w,r,m:RAM控制信号 仿真说明： 0-100ns：无操作 100-200ns：sw_bus为0有效，从i读入01,74161置数状态，RAM默认状态，总线数据01 200-300ns：sw_bus为0有效，pc_bus无效，从i读入01,74161保持状态，RAM默认状态，总线数据01 300-400ns：pc_bus为0有效，sw_bus无效， 74161保持状态，RAM默认状态，总线数据01，ldar为1，跳入下一个地址 400-500ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取E1，总线E1 500-600ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取D2，总线D2 600-700ns：sw，pc_bus无效，74161保持状态，RAM写入状态，总线输入EE，写入RAM 700-800ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取EE，总线EE 800-900ns：pc_bus为0有效，sw_bus无效， 74161计数加1状态，RAM默认状态，总线数据01在上升沿时变为02 900-1000ns：pc_bus为0有效，sw_bus无效， 74161计数加1状态，RAM默认状态，总线数据02在上升沿时变为03，ldar为1，跳入下一个地址 1000-1100ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取F3，总线EE在上升沿变为F3 1100-1200ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取F3，总线F3 仿真结论：仿真结果与理论相符，仿真成功 管脚分配： 选择FLEX10K-EPF10K20TC144-4器件下载验证与仿真结果相符，实验成功。 六.思考题 1.存储器的读写功能如何实现？?如果用代码实现process（clk，we，din）beginif(rising_edge(clk))?then??if?(we=’1’)?then??????????????????RAM(Addr)=din;?????????????--------写操作??????????End?if;Addr_Reg=Addr;end?if;end?process;dout=RAM(Addr_Reg);????????????????????????--------读操作实验中是用lpm定制的，原理是一样的。2.存储器中的字和位分别表示的是什么？字表示地址的长度，如果字长为M，则地址寄存器的位数应该为log2M，位表示数据的字长，如果位长为N，则数据寄存器应该为N位