数字逻辑第1次实验报告-模板.docxVIP

数字逻辑实验报告（1）团队成员：姓名班级学号贡献百分比实验部分：实验完成结果、时间（亮点、完成、基本完成、未完成）总分（实验部分70% +报告30%）第一个实验第二个实验第三个实验检查结果检查时间检查老师报告人 ： 实验指导教师： 报告批阅教师： 计算机科学与技术学院20年 月 日实验内容组合逻辑电路的设计实验目的熟悉DICE-SEM数字逻辑实验箱的使用方法；掌握逻辑门功能的测试方法；掌握组合逻辑电路的分析和设计方法；掌握组合逻辑电路的功能测试方法。实验所用组件型号数量备注74LS002二输入四与非门组件74LS041单输入6非门组件74LS861二输入四异或门组件74LS081二输入四与门组件74LS101三输入三与非门组件74LS2441六总线驱动器，三态输出、非反相数据输出实验要求一位全加/全减法器的实现（必选）设计一个全加全减法器，电路有四个输入M、A、B、和Cin，两个输出S和Co。要求如下：（1）M=0时，电路实现加法运算。输入端A、B、和Cin分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位；（2）M=1时，电路实现减法运算。输入端A、B、和Cin分别为被减数、减数和来自低位的借位，输出S和Co为本位差和向高位的借位。舍入与奇偶检测电路的设计（必选）设计一个舍入与奇偶检测电路，该电路输入为8421码，输出为F1和F2。要求如下：F1为四舍五入的输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于(5)10时，输出F1=1，否则F1=0；当输入代码中的1的个数为奇数个时，输出F2=1，否则F2=0。四路选择器的实现（可选）设计一个四路选择器，电路有6个输入端A1，A0，，D0，D1，D2，D3，一个输出端Y。要求如下：为使能控制端，A1，A0为数据选择控制端，D0，D1，D2，D3为数据输入端。当时，电路不工作，输出为高阻状态；当时，电路工作，输出Y由A1，A0决定，即：当A1A0=00时，Y= D0；当A1A0=01时，Y= D1；当A1A0=10时，Y= D2；当A1A0=11时，Y= D3。附：三态、六总线驱动器74LS244的管脚图和逻辑表达式如图1和表1所示。图1 74LS244管脚排列图表1 74LS244真值表AYL（低电平）LLH（高电平）LHX（任意）HZ（高阻）74ls244有2组、每组四路输入、输出构成。每组有一个控制端G，由控制端的高或低电平决定该组数据被接通还是断开。五、实验方案设计一位全加/全减法器的设计方案[要求：给出详细的设计过程，包括真值表逻辑表达式及电路图，可续页]舍入与奇偶检测电路的设计方案[要求：给出详细的设计过程，包括真值表逻辑表达式及电路图，可续页]四路选择器的设计方案[要求：给出详细的设计过程，包括真值表逻辑表达式及电路图，可续页]六、实验结果记录一位全加/全减法器的结果记录输入输出ABCin加法（M=0）减法（M=1）SCoSCo000001010011100101110111舍入与奇偶检测电路的结果记录B8B4B2B1F2F1B8B4B2B1F2F10000100000011001001010100011101101001100010111010110111001111111四路选择器的结果记录使能选择输入数据输入输出A1A0D0D1D2D3Y1dddddd0000ddd0001ddd001d0dd001d1dd010dd0d010dd1d011ddd0011ddd1七、实验结果分析八、思考题1．化简包含无关条件的逻辑函数时应注意什么？2．多输出逻辑函数化简时应注意什么？3．你所设计的电路是否达到最简？为什么？九、心得体会十、意见与建议 《数字电路与逻辑设计》实验报告学生姓名： 学号： 所在班级： 第[ ]页 共[ ]页