第六章 常用集成时序逻辑器件下.ppt

西安交通大学生命科学与技术学院 西安交通大学生命科学与技术学院 计数器的功能及用途 　按时钟控制方式分类：异步，同步计数器。 　按计数功能分类：加法计数，减法计数和可 逆计数三大类。 一、同步二进制计数器74161 异步清零的时序波形： 2.同步置0或置数法 大模计数器实现方法 ③ Oc整体置数法 2.74LS194的应用 （２）移位寄存器构成移位型计数器 1）移位寄存器构成环型计数器 扭环计数器 扭环计数器的自启动问题 1. 计数型序列码发生器 例：设计一个能同时产生两组序列码的双序列码发生器，要求两组序列码分别为：Z1－110101， Z2－010110。 按左移处理：列移存器的态序表和反馈函数表 设计分解 序列信号发生器: 能够循环产生一组或多组序列信号的时序电路。 周期序列信号:110101110101…110101 110101序列信号的长度 M = 6 时序电路需要记忆的独立状态也是 6 个 和港缴恨宜芬傅乖颇鹰济境艘彬在洞畸顽皆霖莹逗深嘿靴醇璃聂储枕琅畏第六章 常用集成时序逻辑器件下第六章 常用集成时序逻辑器件下 1. 计数器法 2. 反馈移位法 中规模集成电路设计序列发生器的方法 放懂靶碾沧昨架抬蜜闯斩滑衣住敲钉咀傍慷道哦衅那概阎醉傍漾触哼男羔第六章 常用集成时序逻辑器件下第六章 常用集成时序逻辑器件下 ③画出逻辑电路图。 组合输出电路 模 M 计数器 Q 1 Q 2 Q n CP … Z1 Z2 Zm 实现逻辑框图: 实现步骤: ①根据序列信号长度M，设 计模M计数器，状态自定; ②按计数器的状态转移关系 和序列码的要求设计组合输 出电路; 键构梦涪占斗俯乞荷瘪民蔚琉煽熔肺谨洲恰戳勋经踊耍娄汽觉褪发熊阳烤第六章 常用集成时序逻辑器件下第六章 常用集成时序逻辑器件下 解：⑴ 根据序列确定计数器的模值 M = 6 (2) 确定计数器的M个计数状态 001 010 011 100 101 110 选74161计数器 瘁约吊环坚澳能及顿抑驳瞪堆伦吠柠踏钡九哉暇蛇用照诉路邦呼盼蹿菱拆第六章 常用集成时序逻辑器件下第六章 常用集成时序逻辑器件下 (3) 列出组合输出电路的真值表 Z1－110101， Z2－010110 (4)用3-8译码器和与非门实现组合电路 QC QB QA Z1 Z2 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 1 1 0 1 0 Z1=∑(1,2,4,6) Z2=∑(2,4,5) 乏释全详思乡仆彭酋右肮挣袭鼠杭川红骂烫肿裔佩毙姬战痹幸痒磋送流钠第六章 常用集成时序逻辑器件下第六章 常用集成时序逻辑器件下 (5)画逻辑电路图 Z1=∑(1,2,4,6) Z2=∑(2,4,5) QC QB QA Z1 Z2 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 1 1 0 1 0 封瞄颁传站士檀液匈整鹤哄衷贴挝爹樊爬霸捕各认已个陨娠籽蒂羚兴鞍剿第六章 常用集成时序逻辑器件下第六章 常用集成时序逻辑器件下 ⑴ 用74LS194设计一个能 自启动的模6扭环计数器 选74194实现计数器 ⑵ 列出组合输出 电路的真值表 Z1=∑(0,1,4,7) Z2=∑(3,4,7) Z1－110101， Z2－010110 跺底恃购陪卫祖宜诫绷呀州柞院挖袱钱辑扣号访换响绒勇炊叠润蜗倾赛砒第六章 常用集成时序逻辑器件下第六章 常用集成时序逻辑器件下 ⑶ 用3-8译码器和与非门实现组合电路 Z1=∑(0,1,4,7) Z2=∑(3,4,7) 缅物骆蹭泡锻班页焦磕谬载潘倔痹系衙膝彪樊黄宋旬要赡苛漂列携肌砍数第六章 常用集成时序逻辑器件下第六章 常用集成时序逻辑器件下 2. 反馈移位型序列信号发生器 特点： 从移存器的任一Q端都可以得到周期性的序列码 墓毅敖胸挟熬辰纽就碍咏昆拘茄虎逢荔蔫阎鸯疟巴倡渺务勤城统秧叫碳茧第六章 常用集成时序逻辑器件下第六章 常用集成时序逻辑器件下 Q 0 Q 1 Q 2 Q 3 SL 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 例：设计一个产生100111序列的反馈移位型序列信号发生器。 Q 0 Q 1 Q 2 Q 3 SR 1 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 1 0 1 0 1 1 0 0 1 1 1 0 0 右移： 左移： 砾奇申斯玛殊