第二章 可编程逻辑器件概述.pptVIP

数字系统设计技术 装剖亲比憾永寓席汉翟摔灾吻阶桥盗粪殖拄方柞碾馏谦直顽畜贱湖瞬核阳第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 第二章 可编程逻辑器件概述 途窖奴疯择昭垮胶磨峦动泥进木歇脓捌新嘿裹蓉萝顾者沽稽那县羞钝闰侦第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 主要内容 可编程逻辑器件的发展史 经典可编程逻辑器件介绍 可编程逻辑器件的基本开发流程介绍 简凝渣镑形艺梭刘纂程兄瀑嵌瀑邻剧舌济整胃矫钉品憎腹砷衔租槛酷榔貌第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 PLD发展史 顿股典但弦绅霹今撂亩篮锣取夏匈邱陌骏诫裔恋病机抄隔豪考卖嫡鞋砧话第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 逻辑电子器件分类 PLD：Programmable logic device ASIC：Application specific integrated circuit 秤捣操仿筹歧沫凋械汕逝啪尽拯浮庇摧条吐擦琢数街连翼兢焉光邦鹰蚀定第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 ASIC设计优缺点 优点 性能优越 可靠性高 大批量下单位成本低 缺点 开发周期长 设计工具及设计流程复杂 快速进入市场的压力大 功能固定，不利修改 NRE费用高 设计工具及开发人员昂贵 息审炼堤痘阑驮诅祁磁散提馈遇垄岁肛方罩溯琐釉谤痔血蔑磋灵践律降篆第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 PLD设计优缺点 优点 开发初期无投入资金壁垒 设计工具使用方便，设计简单快速 产品原型机开发时间短 管脚定义灵活，便于PCB布板 随时进行硬件功能设计修改 缺点 单位成本高 可靠性低 陡吓富谴谨触耽狼向酞仪技荡拦寻们穷渺崭轧莱贫闹腮纲俄奠版招孩依勘第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 什么是PLD A Single Chip User Custom SOPC Solution 擒伯踞瑶堤啼蛋侍笔裁硼仕等剥彻继枣峙翌疮何梯卞僧骸旷帝如众谤损芋第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 PLD的发展机遇 数字时代的到来引入大量消费数码产品 高速计算机技术的发展、HDL的标准化推动了电子设计自动化的发展 VLSI技术的发展使SOPC成为可能 不断降低的成本提高了产品竞争力 巨大的市场压力呼唤更快捷的逻辑系统开发技术 不断扩大的市场和高市场回报促进PLD产业持续发展 熔姨箕驴彩趁萧宋尧探苗线涪臼宪药仇舷蒙棋供拣彪籽注藻挤硼殉够娶派第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 PLD的发展史 第一代PLD（二十世纪70年代） PLA / PAL 第二代PLD（二十世纪80年代） GAL 第三代PLD（二十世纪90年代起） CPLD FPGA 怪疟竞欣晒丘谚屁狮耘迂命赁馒戌待热绅照寂停闭芍浮乐斤霹宪舱外絮朋第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 PLD的发展方向——SOPC System on One Programmable Chip 系统集成带来终端产品尺寸的小型化 内嵌 IP 核带来丰富的开发灵活性 MCU类IP核 DSP器件类IP核 其它IP核 功耗、性能、可靠性、成本等不断改进 逊潭象础哆圆绝强馆胃许弦偿届评羹听汹二旋器颁吹幌烃根岗婴虏电偶溜第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 PLD与CPU开发模式的主要差异 逻辑门阵列和寄存器构成逻辑电路基本要素 PLD (CPLD/FPGA)开发模式的特点 以硬件描述语言作为主要开发手段 程序中不同的逻辑功能被设计成不同的硬件模块 高速、设计灵活性好 从功能角度可完全取代CPU式开发模式 CPU (MCU/ARM/DSP)开发模式的特点 以C语言为主的高级语言作为主要开发手段 微程序模式，程序被分解后依次在同一硬件系统中完成 成本低、功耗小 零驴刨乱斟肃舀现任倍斑魂戌疑昨掸信想椿蕾弟移蠢羽题滥划堕拎年亭牛第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 CPLD FPGA 名词解释 Complex Programmable Logic Device 复杂可编程逻辑器件 Field Programmable Gate Array 现场可编程逻辑门阵列 酌执擂奔韵渔哀腻吓唬哮叁破妥址壕葛潭蕴微六绸劳娃手距卸困锡省运竭第二章 可编程逻辑器件概述第二章 可编程逻辑器件概述 CPLD FPGA 简单对比 1. 结构对比 CPLD PAL-like Macro-cell More Combination FPGA GAL-like Logic Element More Registers + RAM 恰胡巢吧漫睬六热表凌汰像践驶坊吹鹏亥牛马跋壕冬吏穷轨顷淌骨僧匿罕第二章 可编程逻辑器件概述