数字秒表课程设计.docxVIP

沈阳工业大学信息与工程学院通信工程系CAD课程设计报告课程电 子 线 路CAD 设计题目数字式秒表年级专业通 信 工 程0902 学号090404049090404050090404056学生姓名格根哈斯 乌云其力根赵 东昱指导教师刘 振宇设计目的数字式秒表是一种常用的计时工具，以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中，利用中小规模集成电路和半导体器件进行数字式秒表的设计。本设计中数字秒表的最大计时是99分59.99秒，也就是分辨率是0.01秒。需要实现清零、启动计时、暂停计时、继续计时等功能。在本次实验中由六片74LS160构成两个100进制计数器和一个60进制计数器来实现秒表的计数功能。用555定时器与电阻和电容组成的多谐振荡器或石英晶体多谐振荡器产生100HZ的信号。设计题目数字式秒表1设计任务与要求：1．秒表最大计时值为99分59.99秒；2．6位数码管显示，分辨率为0.01秒；3．具有清零、启动计时、暂停及继续计数等控制功能；4．控制操作键不超过二个。2设计思路与方案数字式秒表是一种常用的计时工具，以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中，本实验利用中小规模集成电路和半导体器件进行数字式秒表的设计。本设计中数字秒表的最大计时是99分59.99秒，也就是说分辨率是0.01秒。需要实现清零、启动计时、暂停计时、继续计时等功能。在本次实验中由六片74LS160构成两个100进制计数器和一个60进制计数器来实现秒表的计数功能。用555定时器与电阻和电容组成的多谐振荡器或石英晶体多谐振荡器产生100HZ的信号。3设计原理与内容数字式秒表实际上是一个频率（100HZ）进行计数的计数电路。由于数字式秒表计数 的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如图所示。由图可见，数字电子钟由以下几部分组成：555振荡器和分频器组成的秒脉冲发生器；防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等§1秒信号发生器原理流程图555定时器组成及工作原理如下：555定时器电路结构图上图是555定时器电路结构的简化原理图和引脚标识。由电路原理图可见，该集成电路由下述几部分组成：串联电阻分压电路、电压比较器C1 和C2、基本 RS触发器、放电三极管 T 以 及 缓 冲 器 G组 成。555 多谐振荡器仿真图根 据 设 计 要 求 ， 需 要 产 生 一 个 频 率 为 100 HZ的 信 号 ， 由 于 f =1 / T, 带 入 可 以 算出R1=R1=4.8KΩ,在仿真软件上仿真的时候我们可以设置电阻为4.7KΩ，加上一个1KΩ的电位器来调节脉冲信号的精确度。我们就可以得到一个频率为100HZ的脉冲了图 2- 1- 8 555构成多谐振荡器仿真图§2 消抖电路及其原理防抖开关图消抖原理：具有锁存功能所致，由两个集成与非门元件构成。接在机械开关K的后面，防止开关K在打开和闭合时一些假信号串入逻辑电路。§3 分、秒、毫秒计数器电路设计用计数器74LS160芯片，通过乘数法或反馈置数法构成100进制和60进制计数器。100进制计数器乘数法：将两片74LS160计数器直接级联则可得到图 2 -3-360进制计数器乘数法：将一片74LS160设置成六进制计数器，再将其与一片74LS160级联，即可得到一 个60进制计数器。其电路连接如图所示图 2 - 3 -474LS160是十进制计数器，设计一百进制计数器只需将两片74LS160级联即可§474LS160 计数器的功能介绍计数进74LS160D的引脚如右图2-3-5所示，从图中可以看到74LS160D共有16个引脚吗，其中有Cp脉冲输入引脚clk（下降 沿有效），LOAD为预置数控制端（低电平有效），CLR为异步清零端（低电平有效），A、B、C、D为预置数输入端，ENP和ENT是计数使能端（高电平有 效），RCO是进位输出端，QD、QC、QB、QA分别是计数输出位，其工作原理图如图2-3-6 所 示.1）异步清零：当CLR 端输入为低电 平时候，其它输入端不管输入什么值，计数器将直接被清零，也就是说输出的QD、QC、QB、QA为0000. 2）同步预置数：当CLR端输入高电平，LOAD端输入低电平时，且有Cp脉冲下降沿作用时，完成将输入端DCBA的数据置入计数器操作，使QDQCQBQA=DCBA.由于这个操作需要CP下降沿同步，所以称为同步预置数。图 2 - 3 -53）保持：当LOAD、 CLR均输入高电平时，如果ENP*ENT=0，此时计数器保持输入原状态不 变，不管有