6章-时序逻辑电路78页6-时序逻辑电路78页6章-时序逻辑电路78页6章-时序逻辑电路78页.ppt

第二部分 电子技术基础 6.1.1 基本RS触发器 6.1.2 可控RS触发器 6.1.3 RS触发器存在的问题 6.2.1 RS触发器 (2) 特性方程 图（a）、（b）中 D触发器在CP上升沿时触发，工作可靠 JK触发器的逻辑符号 1. 特性表 2. 特性表 图2.6.15 D触发器转换为JK触发器 6.2 触发器的逻辑功能 2. D触发器转换为JK触发器 D触发器特性方程 Qn+1= D Qn+1= JQn+RQn JK触发器特性方程 D = JQn+KQn D触发器的输入信号满足： D = JQn+KQn 就得到了JK触发器 转换电路如图 图2.6.16 D触发器转换为T触发器 6.2 触发器的逻辑功能 3. D触发器转换为T触发器 D触发器特性方程 Qn+1= D Qn+1= TQn+TQn T触发器特性方程 D = TQn+TQn D触发器的输入信号满足： D = TQn+TQn 就得到了T触发器 转换电路如图 6.2 触发器的逻辑功能 4. JK触发器转换为RS触发器 Qn+1= JQn+RQn JK触发器特性方程 = S（Qn+Qn）+RQn Qn+1= S+RQn RS触发器特性方程 = SQn+（S+R）Qn = SQn+S · RQn 令：J=S K=S · R 若考虑约束条件：SR =0 则K = S R+SR=R 则：J当作S； K当作R 图2.6.17 JK触发器转换为D触发器 6.2 触发器的逻辑功能 5. JK触发器转换为D触发器 Qn+1= JQn+KQn JK触发器特性方程 J= D ;K= D D触发器特性方程 Qn+1= D = D (Qn+Qn) = DQn +DQn JK触发器的输入信号满足： 就得到了D触发器 转换电路如图 J= D ;K= D 寄存器用来暂时存放参与运算的数据和结果，由触发器等组成。 6.3 寄存器 6.3.1 基本概念 常用的寄存器有四位、八位、十六位等寄存器 一定的控制电路与触发器相结合，实现寄存器的置“0”、置“1”及控制输入输出。 1. 寄存器中数码的读取 一个触发器可认为是一个一位二进制数寄存器。数码可反复读取。 例：D触发器，当D=1，CP作用时， Q=1，此时Q=1可反复读取。 2. 寄存器存放数码的方式 6.3 寄存器 (1) 并行输入方式：每一位数码都有一个相应的输入端，当来一个控制信号（寄存信息）时，数码从各对应位同时输入到寄存器中。 特点：存入速度快，输入导线多 (2) 串行输入方式：整个寄存器（不管多少位）只有一个输入端，数码按一定的规律逐位输入到寄存器中，每来一个控制信号，寄存一位。 例如：一个八位的数码寄存器，一次存放八位数码需八个控制脉冲信号。 特点：存入速度慢，输入导线少，适于远距离传输。 3. 寄存器取出数码的方式 6.3 寄存器 (1) 并行输出方式：被取出的数码同时在各对应的输出端出现，即寄存器的输出端引脚数目等于它的存放数码的位数。 (2) 串行输出方式：被取出的数码在一个输出端逐位出现，需要多个脉冲（等于寄存器的存放数码的位数）才能取出一个数码。 6.3.2 数码寄存器 寄存器可由RS、JK、D等触发器构成 6.3 寄存器 图2.6.18 D触发器构成的数码寄存器 寄存器为并行输入并行输出，存入四位二进制数码A3、A2 、A1 、A0，当有寄存信号时（CP上升沿），四位待存数码同时存入对应的触发器， Q3Q2 Q1 Q0= A3A2 A1 A0 结论： 6.3 寄存器 (1) 寄存器的数码可反复存取。 (2) 每当寄存器按照接收脉冲存入新数码时，寄存器中原来存入的数据自行清除。 (3) 若需寄存器状态全部置“0”时，可与置零端加入置零信号。 输出端有输出信号（高电平）同时加到四个与门时，输出即为A3、A2 、A1 、A0。 6.3.3 移位寄存器 移位寄存器不仅存放数码且有移位的功能 6.3 寄存器 图2.6.19 JK触发器构成的四位移位寄存器 移位：每当来一个移位脉冲，触发器的状态便向右或左移一位。 移位寄存器分单向移位寄存器、双向移位寄存器 1. 单向移位寄存器 设寄存的二进制数:1011,按输入脉冲的节拍从高位到低位逐位串行输入。 6.3 寄存器 图2.6.19 JK触发器构成的四位移位寄存器 （1）J0=1，第一个脉冲下降沿到来时，F0翻转，Q0 =1；其它仍为“0”； 设输入前先清零，则四个输出端的输出初态为“000