逻辑设计基础.pptVIP

逻辑设计基础 第八章 组合电路的设计 8.1 组合逻辑电路的设计 根据问题建立真值表。 用卡诺图化简，得到最简的表达式。最简的积之和式（和之积）可以直接得到最简二级门电路。为减少使用的门或者输入端的数目，也可对表达式进行适当的因式分解（或展开）。 当电路有多个输出时，尽量利用公共项来减少门和输入端的数目，不再最求最简表达式。 例如：设计七段码显示 例题1----用三输入或非门实现下面函数 F( a, b, c, d) = ∑m(0, 3, 4, 5, 8, 9, 10, 14, 15) 通过上面的卡诺图化简可得： f′= a′b′c′d+ab′cd+abc′+a′bc+a′cd′ = b′d(a′c′+ac)+abc′+a′c(b+d′) 利用反演规则，可得： f = [b+d′+(a+c)(a′+c′)](a′+b′+c)[a+c′+b′d] 根据表达式，可画出相应的与或电路。然后 利用7.5节讲的与或转为或非的方法，对与门 的输入端取反，得到或非电路 例2：仅用与非门和反相器，实现如下函数: f1 = ∑m(0,2,3,4,5) f2 = ∑m(0,2,3,4,7) f3 = ∑m(1,2,6,7) P161 各个输出函数的分图如下： 图 8-3 （a） 图 8-3 （b） 8.3 门延迟和时序图 8.4 组合逻辑电路中的冒险 竞争（race）:多个信号到达某一共同点（汇合点）有时差而引起的现象。 非临界竞争：不会产生错误后果的竞争称为~。 临界竞争：产生临时错误或永久性错误的竞争 称为~。 冒险: 把临界竞争对电路产生的影响结果称为~。 冒险： （1）逻辑冒险（*） 通常指一个变量发生变化时所产生的冒险。 （2）功能冒险 当两个或两个以上信号同时变化时，由于信号变化的速度不同，所引起的输出端错误，我们称之为~。 Figure 8-9: Circuit with Hazard Removed 8.5 逻辑电路的仿真与测试 验证电路在逻辑设计上是正确的。 证明逻辑信号的时序是正确的。 对电路中故障元件的仿真，有助于对电路测试。 仿真采用四值逻辑： 0、1、X（未知）、Z（高阻） 图 8-12 Figure 8-13: Logic Circuit with Incorrect Output * * 逻辑设计基础 先画出合图，找公共因子