1、嵌入式系统基本知识答案.ppt

软硬件协同设计过程 软硬件协同设计过程可归纳为 (1)需求分析； (2)软、硬件协同设计； (3)软硬件实现： (4)软硬件协同测试和验证。 这种方法的特点在协同设计(Co-design)、协同测试(Co-test)和协同验证(Co-verification)上，充分考虑了软硬件的关系，并在设计的每个层次上给以测试验证，使得尽早发现和解决问题，避免灾难性错误的出现。 2.4.3 嵌入式系统的可重构设计技术 1．可重构定义 所谓可重构是指：在软件或硬件系统中，如果可以利用可重用的资源，经过重构或重组使之实现不同功能的系统，以适应不同应用的要求，则称这种系统是可重构的。 重构与重组是可重构系统改变其功能的两种方式。 可重构的目的有两点：(1)为了扩展系统的功能，使之能适应不同应用的要求；(2)为了节省软硬件的开发费用，尽可能使用已有的资源来构造新的系统。 可重构可以按解决不同问题的层次分成4类：电路级可重构、指令级可重构、结构级可重构和软件级可重构。 如果按重构发生的时间划分，可重构技术又可分为静态可重构(Static Reconfiguration)和动态系统重构(Dynamic Reconfiguration)。 如果重构发生在系统运行前，则称为静态可重构，如图2-25（a）所示。如果在系统运行时可以重构，即系统本身可以根据不同条件改变自身功能，则称为动态可重构，如图2-25（b）所示。 参数配置 资源重组或重构 执行 对象 参数配置 资源重组或重构 执行 对象 （a）静态重构 （b）动态重构 图2-25 系统重构过程 就动态重构实现范围的不同，又可以分为全局重构和局部重构。 (1)全局重构。所谓全局重构是指对重构器件或系统进行全部的重新配置。在配置过程中，计算的中间结果必须取出存放在额外的存储区，直到新的配置功能全部下载完为止，重构前后电路相互独立，没有关联。 (2)局部重构。对重构器件或系统的局部重新配置，与此同时，其余局部的工作状态不受影响。局部重构对减小重构的范围和单元数目，大大缩短重构时间，占有相当的优势。 2．可重构技术的发展 可重构性真正向灵活流畅迈出的第一步是嵌入式数字计算机的出现。 在基于SRAM的大型FPGA出现以后，才第一次对目前大多数人所谈论的可重构计算展开研究。 近年来，可重构技术在嵌入式应用领域发展迅速，主要集中在现场可编程门阵列(FPGA)的应用上，使实时电路重构成为研究热点。 为了获取市场竞争优势，减少产品开发周期，提高嵌入式系统的可移植性和互用性，增强竞争的核心能力，未来的嵌入式系统领域将采用可重构技术来设计软硬件系统。 3．可重构设计的优点 可重构技术的主要优点有： 可根据应用需求动态地配置或重组相应软硬件资源实现特定的功能； 提高系统的扩展性和系统灵活性，拓宽了系统应用范围； 提高系统软/硬件的可重用性，降低开发成本，减少产品开发时间； 能为特定的应用领域提供灵活高效的解决方案，便于系统的升级和错误修复； 可以降低系统功耗，在生产规模小时具有较高的性能价格比。 晶振 晶振全称为晶体振荡器（英文Crystal Oscillators），其作用在于产生原始的时钟频率，这个频率 晶振经过频率发生器的放大或缩小后就成了电脑中各种不同的总线频率。 时钟电路用于产生处理器工作的时钟信号。嵌入式系统为了节省电路，通常把时钟电路集成在处理器内部，外部只需要接晶体即可。嵌入式系统的时钟电路有RC时钟、石英晶体、石英振荡器、锁相倍频时钟、多时钟源等几种形式． RC时钟源通常用于MCU，其振荡频率的稳定性较低，但功耗较低，在家用电路的控制方面用途较广。 高性能的嵌入式处理器上采用锁相倍频电路，防止高频工作时产生电磁干扰。 多时钟源 高性能的嵌入式处理器（如32位）功能强大，芯片上集成了众多的智能电路，需要不同频率的时钟源；并且，出于节能考虑，不同I/O电路的工作状态可以由处理器的编程控制，因此需要多种时钟源，包括CPU内核、实时时钟电路、各I/O电路时钟等。 多时钟源的时钟频率通常具有相关性，是由处理器的时钟电路通过分频和倍频得到的。 Ｍicro2440晶振连接 * * * * RISC：精简指令集（Reduced Instruction Set Computer) 指令数目少，在通道中只包含最有用的指令 执行时间短，确保数据通道快速执行每一条指令 使CPU硬件结构设计变得更为简单 每条指令都采用标准字长 CISC与RISC的区别 从硬件角度来看CISC处理的是不等长指令集，它必须对不等长指令进行分割，因此在执行单一指令的时候需要进行较多的处理工作。而RISC执行的是等长精简指令集，CPU在执行指令的时候速度较快且性能稳定。 从软件角度来看，大型操作系统