Freescale_HCS12和HCS12X_系列单片机简介答案.ppt

《MC9S12XS单片机原理及嵌入式系统开发》 2.3 MC9S12XS128简介 2.3.3 MC9S12XS128引脚功能 4．PE7/ECLKX2/XCLKS （36）——端口E输入/输出引脚7 PE7定义为通用输入/输出引脚。ECLKX2定义为时钟输出引脚，输出频率是内部总线频率的2倍。XCLKS定义为输入信号，它用于控制使用晶振与内部闭环控制Pierce振荡器电路，还是晶振与全摆幅Pierce振荡器电路，还是外部时钟电路。XCLKS具体应用设置详见图2.10、图2.11和图2.12。在复位期间，该引脚内部上拉。 《MC9S12XS单片机原理及嵌入式系统开发》 2.3 MC9S12XS128简介 2.3.3 MC9S12XS128引脚功能 5．PE1/IRQ（55）——可屏蔽中断请求 PE1可定义为通用输入引脚或可屏蔽外部中断输入IRQ引脚。IRQ信号可从停止（STOP）或等待（WAIT）模式下唤醒MCU。该引脚通过软件设置是否和中断逻辑连接，IRQ可选择下降沿或低电平触发。复位后，IRQ默认为低电平触发中断方式，当CCR寄存器中的I位为1时，IRQ中断被屏蔽。通过软件清除或者置位CCR寄存器中的I位使能或禁止所有可屏蔽中断。 《MC9S12XS单片机原理及嵌入式系统开发》 2.3 MC9S12XS128简介 2.3.3 MC9S12XS128引脚功能 6．PE0/XIRQ（56）——非屏蔽中断请求 PE0可定义为通用输入引脚或非屏蔽外部中断输入XIRQ引脚。 XIRQ信号可在停止（STOP）或等待（WAIT）模式下唤醒MCU。 XIRQ是低电平触发中断方式。当XIRQ引脚低电平时，MCU无法进入停止（STOP）模式。在复位期间，当CCR寄存器中的X位为1时，非屏蔽中断被屏蔽。系统初始化程序后，可通过软件清除CCR寄存器中的X位，使能非屏蔽中断。 《MC9S12XS单片机原理及嵌入式系统开发》 2.3 MC9S12XS128简介 2.3.3 MC9S12XS128引脚功能 7．电源相关引脚 《MC9S12XS单片机原理及嵌入式系统开发》 2.4 CPU12(X)核 2.4.1 CPU12(X)核特性 CPU12是一款高速16位中央处理单元（Central Processing Unit，CPU），与68HC11中央处理单元CPU11具有相同的编程模型。CPU12指令集是对68HC11指令集的扩展，68HC11程序无须修改可在CPU12运行。CPU12X指令集是对CPU12指令集的扩展，CPU12程序无须修改可在CPU12X执行，但CPU12X不支持CPU12的模糊指令集。 CPU12(X) 内核主要有以下特性： 16位数据宽度支持高效算术运算和高速数学计算； 支持多字节指令，包括大量单字节指令，能更有效利用ROM空间； CPU12X指令运行效率更高。CPU12X能够在指令队列缓冲区中，立即存取至少3个字节的机器码； 强大的变址寻址能力，包括： 堆栈指针作为变址寄存器寻址； 程序计数器作为变址寄存器寻址； A、B或D累加器偏移量寻址； 自动先递增或先递减、后递增或后递减变址寻址。 《MC9S12XS单片机原理及嵌入式系统开发》 2.4 CPU12(X)核 2.4.2 编程模型 《MC9S12XS单片机原理及嵌入式系统开发》 2.5 MC9S12XS128的存储器映射 MC9S12XS系列MCU在特殊单片模式下的存储器映射 《MC9S12XS单片机原理及嵌入式系统开发》 2.5 MC9S12XS128的存储器映射 MC9S12XS128 全局存储器映射 《MC9S12XS单片机原理及嵌入式系统开发》 2.6 MC9S12XS128内部锁相环模块PLL MC9S12XS128的时钟和复位发生器（Clocks and Reset Generator，CRG）模块，提供了锁相环（PLL）功能，单片机使用PLL功能能够获得更高的总线频率，这对于需要提高单片机运行速度的应用场合非常必要。如在智能车系统制作中，特别是使用摄像头作为路径识别传感器的组别，就需要更高的单片机总线工作频率。 内部锁相环（IPLL）具有以下基本特征： ? 时钟参考分频器； ? 时钟后分频器； ? 可配置的内部滤波器（无外部引脚）； ? 减少抖动和降低辐射的可选频率调制模块； ? 退出或进入锁定条件可产生中断请求；