基于FPGA的直接数字频率合成系统的设计与仿真.pdfVIP

电子高等教育学会2006年学术年会论文集 基于FPGA的直接数字频率合成系统的设计与仿真 聂典关宇邱国防孙峥 (解放军理工大学理学院南京211101) 一、引言 直接数字频率合成(DDS)技术是以Nyquist时域采样定理为基础，从相位概念出发直接合成所 需波形的一种新的频率合成技术。它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨 率以及集成化等一系列性能指标方面己远远超过了传统频率合成技术。 EDA即“ElectronicDesignAutomation”技术已经在电子设计领域得到广泛应用。发达国家 目前已经基本上不存在电子产品的手工设计。一台电子产品的设计过程，从概念的确立，到包括电 路原理、PCB版图、单片机程序、机内结构、FPGA的构建及仿真、外观界面、热稳定分析、电磁兼 容分析在内的物理级设计，再到PCB钻孔图、自动贴片、焊青漏印、元器件清单、总装配图等生产 所需资料等等全部在计算机上完成。EDA技术借助计算机存储量大、运行速度快的特点，可对设计 方案进行人工难以完成的模拟评估、设计检验、设计优化和数据处理等工作。EDA已经成为集成电 路、印制电路板、电子整机系统设计的主要技术手段。本文将用功能强大的EDA-r具Multisim9设 计一基于FPGA的直接数字频率合成系统。 sim 二、DDS原理与MuIti9简介 1．直接数字频率合成(Direct DigitalFrequencySynthesis简称DDS)简介 (1)DDS基本原理及性能特点： 图lDDS的顾理框图 相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fl，加法器将频率控 制字k与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累 加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法 器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下．不断对频 率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字 累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信 号频率。 一80． 电子高等教育学会2006年学术年会论文集 用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址，这样就可把存储在波形存储器 内的波形抽样值(二进制编码)经查找表查出，完成相位到幅值转换。波形存储器的输出送到D／A转 换器，D／A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器 用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 (2)DDS的输出频率计算 DDS的输出频率为：Fout=M*Fclk／(26N) 其中M为频率控制字，N为相位累加器的位数，fclk为基准时钟。由于基准时钟fclk一般是固 定的，因此相位累加器的位数就决定了频率分辨率。因为计算机资源问题，位数太高，仿真时间会 很长。因此在这里我们取N=16，即相位累加器为16位，那么频率分辨率就可以认为是16位。 2．Multisim9简介 Multisim 9是一个完整的系统设计工具系统，提供了一个庞大的元件数据库，并提供原理图输 频设计能力和后处理功能，还可以进行从原理图到PCB布线工具包的无缝隙数据传输。Multisim9 提供全部先进的设计功能，满足您从参数到产品的设计要求。工程师利用该软件可有效的完成电子 工程项目的概念建模到最终成品的全过程。 三、系统设计流程 设计任务：用Multisim9设计一基于FPGA的直接数字频率合成系统。本系统基于直接数字频 率合成技术， 以8051单片机为控制核心，通过8051单片机控制频率控制字实现频率合成；经低通 滤波器滤除噪声和杂散信号就可得到比较纯正的正弦信号。设计目标为，可以实现稳定的正弦波输 1．DDS芯片设计流程： DDS芯片的构建由Multivhdl来完成(Multivhdl是Multisim9的一个附属工具，用于实现 vhdl语言的编程，仿真，最后通过制作一元件的形式在Multi