第3章DSP的CPU与指令系统终稿.ppt

山东大学控制学院 张东亮 第3章 C28x DSP的CPU与指令系统 本章内容： 3.1 中央处理器 3.2 寻址方式 3.3 C28x DSP指令系统 思考题与习题 简述C28x DSP CPU的组成。 C28x的CPU有哪些寄存器？ 简述C28x DSP的总线结构。 辅助寄存器有哪些？其作用是什么？ 状态寄存器ST0，ST1的作用是什么？ C28x DSP有哪些寻址方式？ 直接寻址方式中，数据存储单元的地址是如何形成的？ 访问片内外设寄存器可以采用哪些寻址方式？ C28x DSP 有哪些类型的指令？ 举例说明符号loc16和loc32在指令中的含义。 3.3 C28x DSP指令系统 C28x DSP指令系统一览表见教材。 XARn寄存器(XAR0~XAR7)操作 DP寄存器操作 SP寄存器操作 AX寄存器操作(AH, AL) 16位ACC累加器操作 32位ACC累加器操作 64位ACC：P寄存器操作 P或XT寄存器操作(P, PH, PL, XT, T, TL) 16×16位乘法操作 32×32位乘法操作 直接存储器操作 I/O空间操作 程序空间操作 跳转/调用/返回操作 中断寄存器操作 状态寄存器操作 其他操作 指令举例： LB 22 bit Addr; 长跳转(22位程序地址) AND IER,#16 bit;按位与，禁止指定的CPU中断 OR IER,#16 bit;按位或 CLRC MODE SETC MODE DINT, EINT, EALLOW, EDIS, NOP * 3.1 中央处理器 C28x DSP的中央处理器（CPU）结构包括三个部分：CPU内核、仿真逻辑单元和CPU信号 。 C28x CPU组成概念框图 1. CPU结构 仿真逻辑单元的主要功能是监视和控制CPU以及其他外设的工作情况，并实现对设备的测试和调试功能。 CPU的信号主要包括4种： ① 存储器接口信号 ② 时钟和控制信号 ③ 复位和中断信号 ④ 仿真信号 F281x DSP的CPU 单元结构框图 C28x的CPU主要由总线、CPU寄存器、程序地址发生器和控制逻辑、地址寄存器算术单元(ARAU)、算术逻辑单元(ALU)、乘法器和移位器等逻辑部件组成，还包括指令队列和指令译码单元、中断处理逻辑等。 ALU为32位的运算逻辑单元，主要执行算术运算和布尔运算。在运算之前，ALU从寄存器、数据存储器或程序控制逻辑单元接收数据，然后进行运算，最后把结果存入寄存器或数据存储器中。 32位的乘法器，可执行32×32位的补码乘法，并产生64位的结果。乘法器采用32位乘数寄存器(XT,)、32位乘积寄存器(P)和32位累加器(ACC)。CPU的移位器实现对操作数的移位操作。 Fast program execution out of both RAM and Flash memory 100-120 MIPS with Flash Acceleration Technology 150 MIPS out of RAM for time-critical code Control Peripherals Memory Sub-System Event Managers Ultra-Fast 12-bit ADC 12.5 MSPS throughput Dual sampleholds enable simultaneous sampling Auto Sequencer, up to 16 conversions w/o CPU Control Ports Multiple standard communication ports provide simple interfaces to other components Communications Ports 150MIPS performance Single cycle 32 x32-bit MAC (or dual 16 x16 MAC) Very Fast Interrupt Response Single cycle read-modified-write F24x/LF240x Source Code Compatible High-Performance CPU (C28xTM DSP Core) Memory Bus 128Kw Flash + 2Kw OTP 4Kw Boot ROM 18Kw RAM Code security XINTF 32-bi