- 1、本文档共12页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
excercise2016解读
EE141 * EDA工具实践 Tools D E A D E A 微电子学院 EE141 * * * EDA工具实践 Excercise 要 求 任选一题完成设计、仿真、综合。 完成设计报告(手写),报告内容包括: 功能简介 设计方案 接口信号(外部管脚)说明 子模块功能说明、设计方案、接口信号 仿真说明、覆盖率报告、后仿真结果(截取现场考核图) 综合结果报告(约束、面积、性能) (截取现场考核图) Layout(选做) 提交上机文件,内容包括: 设计代码 要 求 验证平台、覆盖率报告 综合报告(约束、面积、性能) 文件命名格式:学号_姓名_上机用户ID 说明 仿真涉及工具:modelsim、NCverilog/VerilogXL、VCS、Leda、nLint、verdi、formality等 综合设计工具: DC、ICC等 Layout与STA涉及工具:SOCEncount、Virtuso、Astro、Primetime、Calibra、Dracula、Hercules等 有能力同学可以进一步练习后端版图设计部分。 Prj1:设计一款8位微处理器,指令集兼容PIC16C系列 目的: 1)掌握verilog语言对组合逻辑的描述; 2)学习testbench的设计方法; 3)掌握仿真器(modelsim/verilog/VCS)的仿真、调试、波形输出等常用技巧; 4)掌握DC约束规划方法、综合器使用、结果查看、后仿真等; 5)初步了解CPU设计实现过程、理解流水设计概念。 选题一 Prj2:设计一款简单计算器,能够完成4位(十进制)以内的加、减、乘、除法运算,并以10进制形式输出结果。 目的: 1)掌握verilog语言对组合逻辑的描述; 2)学习testbench的设计方法 3)掌握仿真器(modelsim/verilog/VCS)的仿真、调试、波形输出等常用技巧; 4)掌握DC约束规划方法、综合器使用、结果查看、后仿真等; 5)熟悉简单芯片从规划到实现方法。 选题二 Prj3:针对公交车设计一款公交报站器芯片,能够完成往返报站与特别提醒,语言以ascii码拼音形式存储。 目的: 1)掌握verilog语言对组合逻辑的描述; 2)学习testbench的设计方法 3)掌握仿真器(modelsim/verilog/VCS)的仿真、调试、波形输出等常用技巧; 4)掌握DC约束规划方法、综合器使用、结果查看、后仿真等; 5)熟悉简单芯片从规划到实现方法。 选题三 Prj4:以交大一附院住院大楼为例设计一款电梯控制器,能够适用于该大楼所有电梯。(交大一附院住院大楼地下2层,地上20层,共有8部电梯,1号梯停奇数层,2~4号梯停10层以下,5~7号梯停10层以上,8号梯停偶数层。) 目的: 1)掌握verilog语言对组合逻辑的描述; 2)学习testbench的设计方法 3)掌握仿真器(modelsim/verilog/VCS)的仿真、调试、波形输出等常用技巧; 4)掌握DC约束规划方法、综合器使用、结果查看、后仿真等; 5)熟悉简单芯片从规划到实现方法。 选题四 Prj5:规划一款电子表芯片,能够能够显示年月日,星期,并且实现闰年的自动调整,钟振32.768KHz。 目的: 1)掌握verilog语言对组合逻辑的描述; 2)学习testbench的设计方法 3)掌握仿真器(modelsim/verilog/VCS)的仿真、调试、波形输出等常用技巧; 4)掌握DC约束规划方法、综合器使用、结果查看、后仿真等; 5)熟悉简单芯片从规划到实现方法。 选题五 Prj6:规划一款智能变频空调控制器芯片,控制温度在设定温度的±1℃,能够显示制热、制冷、除湿、电源显示等指示。 目的: 1)掌握verilog语言对组合逻辑的描述; 2)学习testbench的设计方法 3)掌握仿真器(modelsim/verilog/VCS)的仿真、调试、波形输出等常用技巧;
文档评论(0)