EDA段LED显示译码器的设计.docVIP

《EDA技术》课程实验报告 学生姓名： 所在班级： 指导教师： 记分及评价： 报告满分 3分 得 分 实验名称 实验5：7段LED显示译码器的设计 任务及要求 【基本部分】 在QuartusII平台上，采用文本输入设计方法，通过编写VHDL语言程序，完成7段LED显示译码器的设计并进行时序仿真。 设计完成后生成一个元件，以供更高层次的设计调用。 实验箱上进行验证。 【发挥部分】 新建一原理图文件，调用一个实验一的24进制计数器元件和2个本次的LED显示译码器元件，组成带LED显示译码器的24进制计数器电路，选择一个不带译码器的模式，在实验箱上进行验证。 实验程序 library ieee; use ieee.std_logic_1164.all; ENTITY led IS PORT(X:IN BIT_VECTOR(3 DOWNTO 0); Y:OUT BIT_VECTOR(6 DOWNTO 0); sel:out std_logic_vector(7 downto 0)); END ENTITY led; ARCHITECTURE ART OF led IS BEGIN sel PROCESS(X) is BEGIN IF X=0000 THEN Y=1111110;--0 ELSIF X=0001 THEN Y=0110000;--1 ELSIF X=0010 THEN Y=1101101;--2 ELSIF X=0011 THEN Y=1111001;--3 ELSIF X=0100 THEN Y=0110011;--4 ELSIF X=0101 THEN Y=1011011;--5 ELSIF X=0110 THEN Y=0011111;--6 ELSIF X=0111 THEN Y=1110000;--7 ELSIF X=1000 THEN Y=1111111;--8 ELSIF X=1001 THEN Y=1110011;--9 ELSIF X=1010 THEN Y=1110111;--A ELSIF X=1011 THEN Y=0011111;--b ELSIF X=1100 THEN Y=1001110;--C ELSIF X=1101 THEN Y=0111101;--d ELSIF X=1110 THEN Y=1001111;--E ELSIF X=1111 THEN Y=1000111;--F ELSE NULL; END IF; END PROCESS; END ARCHITECTURE ART; 仿真及结果分析 图5-1 7段LED显示译码器仿真图 当A=0000时LED7S=0111111;即显示十进制0 当A=0001时LED7S=0000110;即显示十进制1 当A=0010时LED7S=1011011;即显示十进制2 当A=0011时LED7S=1001111;即显示十进制3 当A=0100时LED7S=1101100;即显示十进制4 当A=0101时LED7S=1101101;即显示十进制5 当A=0110时LED7S=1111101;即显示十进制6 当A=0111时LED7S=0001111;即显示十进制7 当A=1000时LED7S=1111111;即显示十进制8 当A=1001时LED7S=1101111;即显示十进制9 当A=其他 时LED7S=0000000不显示。 硬件验证 1、引脚锁定情况表： 小结 在这次试验中，通过老师的讲解以及阅读相关课本，我对QuartusII平台有了进一步的了解，初步知道整个设计过程。在设计过程中，许多问题的暴露使得我们不仅对数字电路原理有了更加深刻的了解，也使我们对QuartusII平台的使用规则有了更多的了解。掌握这门技术为今后更多的设计工作打下了基础，我受益匪浅。