2005年秋季B答案要点.docVIP

一、分析图1所示的双极型集成电路版图。(共计30分) 图中有哪些掩膜版图形（按工艺流程顺序写）？（5分） 按图中所示的A-A切面画出剖面结构示意图图。（7分） 图中的N+埋层有那些作用？（4分） 图中的N+发射区扩散有那些作用？（4分） 提取电路并分析该电路的功能，说明各器件的作用。（10分） 答案要点： 1. N+埋层、P+隔离、硼扩散（基区P型扩散）、 磷扩散（发射区N+型扩散）、引线孔、金属连线 2. 剖面结构示意图 3. N+埋层的作用： 1）减小外延层寄生电阻（横向PNP管基区电阻，NPN管集电极电阻） 2）减小寄生PNP晶体管效应（加大了寄生PNP基区宽度，形成寄生PNP基区减速电场 4. N+发射区扩散的作用： 横向PNP管的基区电极欧姆接触 NPN管的发射区和NPN管的集电区电极欧姆接触 电阻岛衬底接电源电位的欧姆接触 5.提取的电路图如右图，是一放大器电路。 T3为放大管，基极为输入，集电极为输出。 T1、T2、R为基本镜像电流源电路。 T1和R产生参考电流Ir，T2产生与Ir基本相等的恒定工作电流Io，稳定放大管T1工作电流，同时T2作为T3的有源负载，提高电压增益。 二、分析图2所示的CMOS集成电路版图。(共计30分) 图中有哪些掩膜版图形（按工艺流程顺序写）？（5分） 按图中所示的A-A切面画出剖面结构示意图。（7分） 提取电路并分析该电路的功能（8分） 根据所提电路画出相同功能的E/E饱和负载NMOS电路并推导出其输出高、低电平表达式（设阈值电压为Vt，忽略衬地偏置效应，负载管宽长比为β1,输入管等效宽长比为β2）（10分） 答案要点： 1. N阱(Nwell)，有源区（active）， 多晶硅（poly）,P+注入（Pplus），引线孔（contact）,金属1（Metal1）, 通孔（via），金属2（Metal2） 2. 剖面结构示意图 3. 提取电路如右上图。 该电路的功能是或与非， 逻辑表达式为：F=A(B+C) 4. 与所提取电路相同功能的E/E饱和负载NMOS电路如右下图。 输出高电平表达式为： VOH=VDD(Vt 输出低平表达式为（近似）： 其中 (R =三、分析图3所示D/A转换器电路。设晶体管Vbe=0.7V,β值足够大。（共15分） 指明电路中采用的开关类型和电阻网络类型以及该转换器的分辨率是多少（3分） 该转换器模拟输出最小变化量△是多少？允许线性度误差ε的最大变化范围是多少？（6分） 当b4 b3 b2 b1为1101时，模拟输出是多少？（6分） 答案要点： 1. 电流开关，权电阻网络，转换器的分辨率为4。 2. b4对应的模拟量变化是转换器模拟输出最小变化量： △=1V 允许线性度误差ε的最大变化范围是: 0≤ε0.5V 3. 数字位为1时，对应位的模拟量不参与运算，数字位为0时，对应位的模拟量参与运算。因此，当b4 b3b2 b1为1101时，只有b2对应的模拟量参与运算，模拟输出为： Vo=4V 四、回答下列问题（共25分） 画出MOS晶体管形式的抗静电保护电路并阐述其工作原理。（10分） 单管逻辑门直流运用特点和级联问题有哪些？（9分） 阐述ECL电路和I2L电路的特点。（6分） 答案要点： 1. MOS晶体管形式的抗静电保护电路如右图，其工作原理是： 当输入信号电压在VSS~ VDD正常范围内时，图中两个保护用的MOS管均处于截止状态，不影响电路正常功能（引进了一定的电阻、电容）； 当输入端由静电产生较高的正电压或较高的负电压时，利用保护管NMOS和PMOS的饱和导通或沟道穿通效应以及漏极寄生二极管完成静电泄放。R为N+电阻起到延迟、缓冲作用，避免静电荷被泄放的同时加到输入栅上； 保护管W/L要足够大以便获得小的导通电阻，并采用抗闩锁的保护环结构。 2. 单管逻辑门直流运用特点和级联问题主要有3点： （1）输入端口的电流不同，IE0=IB1+IC0，级联时负载问题需要分别对待。 （2）输出低电平逐级提高，VC0=VE0 + VCES，级联时应注意不要高于后级的阈值电压。必要时后级应采用高阈值门将输出低电平降低。 （3）驱动基极负载时输出高电平会被后级箝位，VB1=VE0 + VBE，若驱动多个基极负载，会有枪电流现象，这时与基极负载之间应加隔离管。 3. 发射极耦合逻辑（ECL）电路是电流型逻辑电路，晶体管不进入饱和区工作，电平变化幅度小，因而速度快，但功耗大，噪声容限低。 集成注入逻辑（I2L）电路单元内公用电极多，没有内连线，没有电阻，不需要隔离，占用芯片面积小，功耗低，但速度慢，驱动能力弱。