6.3主从RS触发器汇编.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
6.3主从RS触发器汇编

6.3 主从RS触发器  6.3.1 主从RS触发器的结构及逻辑符号  6.3.2 主从RS触发器的工作原理 6.3.3 主从RS触发器的逻辑功能 6.3.4 主从RS触发器波形图的画法 6.3 主从RS触发器 6.3.1 主从RS触发器的电路组成和逻辑符号 主从RS触发器电路结构如图7.3.1所示: 图7.3.1 主从RS触发器原理电路 (a)   是由两个相同的同步RS触发器串联组合而成,分别称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相的。   2.工作原理   下面对图7.3.1所示的电路进行分析。对应的逻辑符号见图7.3.2(b)。 图7.3.2 主从RS触发器的逻辑符号   在CP=0期间,主触发器被时钟信号封锁,从触发器的输入 态不会改变,则主从RS触发器的输出状态保持不变。即Qn+1=Qn。   在CP=1期间,主触发器工作,其输出状态Q1n+1随着输入信号R和S的变化而改变。但从触发 器被时钟封锁,它的输出不变。则主从RS触发器状态仍保持不变。即Qn+1=Qn 。   在CP从0到1(上升沿)时刻,主触发器从锁定到工作,同时从触发器从工作到被锁定,则主从RS 触发器状态保持不变。即Qn+1=Qn。   在CP从1到0(下降沿)时刻,主触发器从工作到锁定,同时,从触发器从封锁到工作。主从RS触发器的输出状态,由CP=1最后时刻输入的R、S和相应的现态Qn决定,仍遵循基本RS触发器逻辑原理工作。 CP R S CP=0期间 CP=1期间 CP=0期间 主Q1不工作 主Q1工作 主Q1不工作 从Q2 工作 从Q2不工作 从Q2 工作 主从触发器Q 如何工作 ? 主触发器Q1和从触发器Q2串联接力工作,好象交接不畅通 ? 如何解决 ? 按信号流程,主触发器Q1在先, 从触发器Q2在后,仔细研究可以找到交接之处!! 交接:主触发器Q1交给从触发器 Q2。且必须是工作时交接!!   2.特性表和特性方程 CP Qn R S Qn+1 说明 0 1 ↑ × × × Qn 锁定保持 ↓ × 0 0 Qn 保持 × 0 1 1 置“1” × 1 0 0 置“0” × 1 1 1* 不定态 表5.3.1 主从RS触发器特性表   3.主从 RS 触发器动作特点和缺陷   只在时钟信号每个周期内的有效沿时刻工作(时钟的上升沿或下降沿)。因此,抗干扰能力有所提高。     这种主从RS触发器只在时钟信号的下降沿时刻工作,输出状态的更新遵循基本RS触发器逻辑原理。根据以上分析结果列特性表5.3.1。   主从RS触发器特性方程和基本RS触发器的相同。 但在置“0”和置“1”时,电路的输出状态仍以不定状态的方式过渡;当输入信号均有效时,仍然存在不定态,有约束条件。    5.状态转换图和时序波形图   主从RS触发器的状态转换图和基本RS触发器的相同。波形图画法如图5.3.3所示。 图5.3.3 主从RS触发器时序波形图 6.3.2 主从JK触发器   1.主从JK触发器的电路组成和逻辑符号   主从JK触发器电路和逻辑符号如图5.3.4和.5所示。 图5.3.4 主从JK触发器原理电路   是由两个相同的同步JK触发器串联组合而成,分别称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相。   2.工作原理   对图5.3.1(a)所示的电路进行分析。   在CP=0期间,时钟信号锁定主触发器,从触发器工作,但从触发器输入状态不会改变,则主从JK触发器  图5.3.5 主从JK触发器的逻辑符号 的状态不变。即Qn+1=Qn。   在CP=1期间,主触发器工作,输出状态Q1n+1随着输入信号J和K的变化而改变。时钟封锁从触发器,使其输出保持不变。则主从JK触发器状态仍保持原态不变。即Qn+1=Qn。   在CP从0到1(上升沿)时刻,主触发器从锁定到工作,同时,从触发器从工作到被锁定,则主从JK触发器保持原态不变。即Qn+1=Qn。   在CP从1到0(下降沿)时刻,主触发器从工作转为锁定,同时从触发器解除封锁开始工作。主从触发器状态取决于CP=1最后时刻的输入J、K和相应的现态决定的次态。   主从JK触发器的工作原理,即主从JK触发器输出次态Qn+1,由CP有效沿时刻的输入J、K和相应的现态Qn决定。与同步JK触发器逻辑相同。   2.特性表和特性方程   通过以上分析可知,主从JK触发器只在时钟有效沿时刻工作,输出状态的更新遵循JK触发器逻辑原理。   输入触发信号J、K 为高电

文档评论(0)

jiayou10 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8133070117000003

1亿VIP精品文档

相关文档