2体系结构概述.doc

 PAGE 37 Lattice ispMACHTM 4000V/B/C/Z 设计指南及常见问题解答 目录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc107823514 1 介绍  PAGEREF _Toc107823514 \h 4  HYPERLINK \l _Toc107823515 1.1 特征  PAGEREF _Toc107823515 \h 4  HYPERLINK \l _Toc107823516 1.2 产品系列和器件选择手册  PAGEREF _Toc107823516 \h 4  HYPERLINK \l _Toc107823517 1.3 性能分析  PAGEREF _Toc107823517 \h 5  HYPERLINK \l _Toc107823518 1.3.1 超快性能  PAGEREF _Toc107823518 \h 5  HYPERLINK \l _Toc107823519 1.3.2 最低功耗  PAGEREF _Toc107823519 \h 6  HYPERLINK \l _Toc107823520 2 体系结构概述  PAGEREF _Toc107823520 \h 7  HYPERLINK \l _Toc107823521 2.1 ispMACH4000 体系结构  PAGEREF _Toc107823521 \h 7  HYPERLINK \l _Toc107823522 2.2 结构特征  PAGEREF _Toc107823522 \h 9  HYPERLINK \l _Toc107823523 2.2.1 逻辑分配器和3种速度路径  PAGEREF _Toc107823523 \h 9  HYPERLINK \l _Toc107823524 2.2.2 带可编程延时的输入寄存器  PAGEREF _Toc107823524 \h 10  HYPERLINK \l _Toc107823525 2.2.3 灵活的时钟和时钟使能  PAGEREF _Toc107823525 \h 10  HYPERLINK \l _Toc107823526 2.2.4 初始化控制  PAGEREF _Toc107823526 \h 11  HYPERLINK \l _Toc107823527 2.2.5 ORP BYPASS多路复用器  PAGEREF _Toc107823527 \h 11  HYPERLINK \l _Toc107823528 2.2.6 I/O 单元  PAGEREF _Toc107823528 \h 12  HYPERLINK \l _Toc107823529 2.2.7 OE 控制  PAGEREF _Toc107823529 \h 12  HYPERLINK \l _Toc107823530 3 设计实现  PAGEREF _Toc107823530 \h 13  HYPERLINK \l _Toc107823531 3.1 全局约束  PAGEREF _Toc107823531 \h 13  HYPERLINK \l _Toc107823532 3.1.1 Fitter 选项  PAGEREF _Toc107823532 \h 13  HYPERLINK \l _Toc107823533 3.1.2 利用率选项  PAGEREF _Toc107823533 \h 14  HYPERLINK \l _Toc107823534 3.2 约束编辑器  PAGEREF _Toc107823534 \h 15  HYPERLINK \l _Toc107823535 3.2.1 设备设置表  PAGEREF _Toc107823535 \h 15  HYPERLINK \l _Toc107823536 3.2.2 封装察看/引脚编辑规划  PAGEREF _Toc107823536 \h 15  HYPERLINK \l _Toc107823537 3.2.3 引脚/节点位置分配  PAGEREF _Toc107823537 \h 16  HYPERLINK \l _Toc107823538 3.2.4 组分配  PAGEREF _Toc107823538 \h 16  HYPERLINK \l _Toc107823539