2.基本逻辑运算和集成逻辑门.ppt

第2章 基本逻辑运算及集成逻辑门;　　事物往往存在两种对立的状态，在逻辑代数中可以抽象地表示为 0 和 1 ，称为逻辑0状态和逻辑1状态。;2.1.1、与逻辑（与运算）;两个开关必须同时接通，灯才亮。逻辑表达式为：;这种把所有可能的条件组合及其对应结果一一列出来的表格叫做真值表。;2.1.2、或逻辑（或运算）;两个开关只要有一个接通，灯就会亮。逻辑表达式为：;实现或逻辑的电路称为或门。或门的逻辑符号：;2.1.3、非逻辑（非运算）;实现非逻辑的电路称为非门。非门的逻辑符号：;2.2 常用复合逻辑;（3）异或运算：逻辑表达式为：;2.3 正负逻辑;2.4 集成逻辑门;　　获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。;2.4.1 TTL与非门;①输入信号不全为1：如UA=0.3V， UB=3.6V;3.6V;功能表;74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。;TTL与非门主要参数;（6）平均传输延迟时间tpd：从输入端接入高电平开始，到输出端输出低电平为止，所经历的时间叫导通延迟时间（tpHL）； 从输入端接入低电平开始，到输出端输出高电平为止，所经历的时间叫截止延迟时间（tpLH）。 tpd=(tpHL+ tpLH)/2=3~40ns 平均传输延迟时间是衡量门电路运算速度的重要指标。 （7）空载功耗：输出端不接负载时，门电路消耗的功率。 静态功耗是门电路的输出状态不变时，门电路消耗的功率。其中： 截止功耗POFF是门输出高电平时消耗的功率； 导通功耗PON是门输出低电平时消耗的功率。 PON POFF （8）功耗延迟积M：平均延迟时间tpd和空载导通功耗PON的乘积。 M= PON× tpd （9）输入短路电流(低电平输入电流)IIS：与非门的一个输入端直接接地（其它输入端悬空）时，由该输入端流向参考地的电流。约为1.5mA。; （10）输入漏电流(高电平输入电流)IIH：与非门的一个输入端接高电平（其它输入端悬空）时，流入该输入端的电流。一般为几十微安。 （11）最大灌电流IOLmax：在保证与非门输出标准低电平的前提下，允许流进输出端的最大电流，约几十毫安。 （12）最大拉电流IOHmax ：在保证与非门输出标准高电平并且不出现过功耗的前提下，允许流出输出端的最大电流，约几毫安。 （13）扇入系数NI：指门电路的输入端数。 NI≤5，不超过8 （14）扇出系数NO：在保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许连接的同类门的输入端数。它表示门电路的带负载能力。一般NO≥8，功率驱动门的NO可达25。 （15）最小负载电阻RLmin：为保证门电路输出正确的逻辑电平，在其输出端允许接入的最小电阻（或最小等效电阻）。 一般 RLmin= =200Ω （16）输入高电平UIH和输入低电平UIL：一般UIH≥2V, UIL≤0.8V;TTL系列集成电路; TTL非门、或非门、与或非门、与门、或门及异或门;①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。;①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导通、T4截止，输出Y=0。;与门;2.4.2、OC门及TSL门;OC门的应用;TSL门;TSL门的应用：;2.4.3 MOS集成逻辑门;2、CMOS与非门、或非门、与门、或门、与或非门和异或门;CMOS或非门;与门;CMOS异或门;CMOS 传输门;CMOS TSL门;4、CMOS逻辑电路的特点（与TTL门比较）;（1） TTL电路多余的输入端悬空表示输入为高电平。为防止引入干扰，通常不允许其输入端悬空??对于与门和与非门的多余输入端，使其输入高电平；对于或门和或非门的多余输入端，使其输入低电平。; TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。;　　①利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC门、OD门和传输门。 　　②随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。 　　③TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。 　　④CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范