第11章触发器综述.ppt

第11章 触发器;2. 掌握各触发器的工作原理、逻辑功能；;1、时序逻辑电路：数字电路中除组合逻辑电路外，还包括另一类具有记忆功能的电路-----时序逻辑电路。 ; 3、触发器的分类 ;　　触发器是构成时序逻辑电路的基本单元电路。 　　触发器具有记忆功能，能存储一位二进制数码。 　　双触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态，输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。 （2）外触发下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。 ;11.1 基本触发器; 2、工作原理; （2）S=0、R=1 ，无论初态Q n为0或1，触发器都会转变为1态。 ; （3）S=1、R=0 ，无论初态Q n为0或1，触发器都会转变为0态。 ; （4） 当 S=0、R=0 时，无论初态Q n为0或1，触发器状态不定。 ;3、触发方式;S ;画工作波形的方法： 1. 根据触发器动作特征确定状态变化的时刻； 2. 根据触发器的逻辑功能确定Qn+1。 ; 例1：消除机械开关振动引起的抖动现象。 ;基本RS触发器存在的问题：;11.1.2 同步RS触发器;2、工作原理;RS 触发器次态卡诺图; （3）状态转换图 ;5、工作波形（时序图）;6、举例;同步RS触发器存在的问题： ;S ;2.集成主从RS 触发器(TTL集成主从RS触发器74LS71 );主从 RS 触发器 ;主从 RS 触发器 ;J ; J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn ;例1 ： 主从JK 触发器的输入信号CP、D 的波形分别如图所示，设触发器的初态为1，试画出输出端 L 的波形。; 例2 ： 设负跳沿触发的JK触发器的时钟脉冲和 J、K 信号的波形如图所示，画出输出端Q的波形。设触发器的初始状态为0。 ;3、 集成主从JK触发器---HC76;* ;11.2.3 由传输门组成的CMOS主从D触发器 ; (2) CP负跳变后： TG1截止，TG2导通——主触发器维持原态不变。 ;3. D触法器的逻辑功能 ; ;; 2、工作原理 ;* ;;;3、触发方式; 4、 逻辑功能 ;（4）工作波形;11.3.2 集成边沿D触发器 ;2.逻辑功能表;例 : 7474电路及输入CP、RD、SD和D信号波形分别如图所示，设触发器的初态为1，试对应画出输出端Q的波形。;11.3.3 边沿JK触发器 ;11.1 基本RS触发器 ;2. 工作原理;4．状态转换表（特性表） 现态：指触发器输入信号变化前的状态，用Qn表示； 次态：指触发器输入信号变化后的状态，用Qn+1表示。 特性表：次态Qn+1与输入信号和现态Qn之间关系的真值表。;通常用虚线或阴影表示触发器处于不定状态。 ;11.1.2　或非门组成的基本RS触发器;或非门组成的基本RS触发器的状态转换表 ;触发器的不定状态有两种含义： 1、Q = Q =1时， 　　触发器既不是0状态，也不是1状态；;11.1.3 应用举例 ;A有0就置1;11.1.4 同步触发器;1.电路组成及逻辑符号;2. 工作原理;4. 工作波形（又称为时序图，设初态为0 ） ;5.同步触发器的空翻;　 主从RS触发器 （a） 逻辑电路 （b）逻辑符号 ;2. 工作原理;3. 功能表（只在CP从1变为0时有效）;4. 工作波形（又称为时序图，设初态为0 ） ;主从 RS 触发器 ;主从 RS 触发器 ;J ; J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn ;例1 主从JK 触发器的输入信号CP、D 的波形分别如图所示，设触发器的初态为1，试画出输出端 L 的波形。; 例2 设负跳沿触发的JK触发器的时钟脉冲和 J、K 信号的波形如图所示，画出输出端Q的波形。设触发器的初始状态为0。 ;1.电路组成及逻辑符号;2. 工作原理; （2）当CP由1跳变到0时，TG1截止、TG2导通，输入信号通道被封锁，主触发器的状态不变。从触发器的TG3导通、TG4截止，主触发器的状态送入从触发器。 ;　可知，工作过程分为两步： 　第一步，CP=1时，主触发器接收D的信号，并有Q′=D，而从触发器是维持原来的状态不变。 　第二步，CP从1变为0，主触发器的状态送入从触发器，使Q =Q′。在CP=0期间，输入信号不能进入主触发器。;3. 功能表（只在CP下降沿有效 ）;4. 工作波形（又称为时序图，设初态为0 ） ;边沿触发器：靠CP脉冲上升沿或下降沿进行触发。 正边沿触发器：靠CP脉冲上升沿触发。 负边沿触发器：靠CP脉冲下降沿触发。 触发方式