7-半导体存储器OK!!!.pptVIP

DRAM的基本存储单元是单个场效应管及其极间 电容 读出时，为破坏性读出，使用时需周期性刷新 必须配备“读出再生放大电路”进行刷新 DRAM一般采用“位结构”存储体： 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址 二、SRAM的静态存储单元 双极型RAM的静态存储单元 六管CMOS静态存储单元 集成2kB×8位RAM6116 写入控制端 片选端 输出使能端 7.3.2 动态随机存储器(SRAM) * * 第七章 半导体存储器 学习要点： 介绍各种半导体存储器的工作原理和使用方法 只读存储器(ROM、PROM、EPROM和快闪存储器) 随机存储器（DRAM、SRAM） 存储器容量的扩展及用存储器设计组合逻辑电路的概念 7.4 存储器容量的扩展 7.3 随机存储器（RAM） 7.2 只读存储器（ROM） 7.1 概述 7.5 用存储器实现组合逻辑函数 第七章 半导体存储器 7.1 概 述 半导体存储器是能存储大量二值信息的半导体器件。 从存、取功能上分为 衡量存储器性能的重要指标：存储容量和存取速度。 只读存储器（ROM） 优点：电路结构简单，断电后数据不丢失 缺点：只适用于存储固定数据的场合 随机存储器（RAM） 从制造工艺上分为 双极型 MOS型 功耗低，集成度高，适于制作大容量的存储器 DRAM:结构简单，集成度高，速度低 SRAM:集成度低，速度高 7.2 只读存储器（ROM） 7.2.1 掩模只读存储器(ROM) 退出 7.2.2 可编程只读存储器(PROM) 7.2.3 可擦除的可编程只读存储器(EPROM) 存储容量＝字线数×位线数＝2n×b（位） 存储单元地址 将输入的地址代码译成相应的控制信号，利用控制信号从存储矩阵中选出指定的单元，并把其中的数据送到输出缓冲器 有许多存储单元（二极管、双极型三极管或MOS管）排列组成。每个单元存放1位二值代码（0或1）。每一组存储单元有一个对应的地址代码。 能提高存储器的带负载能力，实现对输出状态的三态控制，以便与系统的总线联接 7.2.1 掩模只读存储器(ROM) 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 0 0 0 0 1 1 0 1 1 D3 D2 D1 D0 A1 A0 数 据 地 址 地址线 位线 字线与位线的每个交叉点都是一个存储单元。交点处接有二极管相当于存1，没接二极管时相当于存0。 交叉点的数目=存储单元数，存储容量=(字数) ×(位数) 用二极管制作的ROM W0 W1 W2 W3 二极管与门阵列—译码器 二极管或门阵列—编码器 字线 用MOS 工艺制作的ROM 用N沟道增强型MOS管代替二极管。字线与位线的每个交叉点处接有MOS 管相当于存1，没接MOS 管时相当于存0。 注：接有MOS管的位线由于MOS管导通为低电平，经反相缓冲器输出为高电平。 用MOS管构成的存储矩阵 4×4位ROM 地址译码器 存储体 存储内容 未连接的或门 对于给定的地址， 相应一条字线输出高电平， 与该字线相连接的或门输出为1 ， 输出为0。 A1=0 A0=0 W0=1 W1=0 W2=0 W3=0 D3=1 D1=1 D0=1 D2=0 A1=0 A0=1 W0=0 W1=1 W2=0 W3=0 D3=0 D1=0 D0=1 D2=1 A1=1 A0=0 W0=0 W1=0 W2=1 W3=0 D3=1 D1=0 D0=0 D2=1 A1=1 A0=1 W0=0 W1=0 W2=0 W3=1 D3=0 D1=1 D0=1 D2=1 ROM的简化画法 地址译码器产生了输入变量的全部最小项 存储体实现了有关最小项的或运算 与阵列固定 或阵列可编程 连接 断开 熔丝型PROM的存储单元 7.2.2 可编程只读存储器(PROM) 出厂时所有存储单元都存入1。 编程时先输入地址代码，找出要写入0的单元地址。然后使VCC和选中的字线提高到编程所需要的高电平，同时在编程单元的位线上加入编程脉冲(幅度约20V，持续时间约几微秒)，此时写入放大器AW的输出为低电平，低内阻状态，熔丝熔断。 PROM的内容一经写入，就不能修改。 PROM管的结构原理图 7.2.3 可擦除的可编程只读存储器(PROM) 一、EPROM(UVEPROM) —采用叠栅注入MOS管 （ SIMOS ）制作的存储单元 控制栅GC用于控制读出和写入。 浮置栅Gf用于长期保存注入电荷。 1.浮置栅上未注入电荷以前，在控制栅上加入正常高电平电压，能够使漏—源之间产生导电