First_Encounter超大规模SOC层次化物理设计系统4.docVIP

First_Encounter 超大规模SOC 层次化物理设计系统 摘 要： 本文主要介绍大规模数字芯片层次化物理设计系统。通过一个实现 过程介绍该系统的模块划分partition、寄生参数提取、时序优化、全芯片的电 源设计等。 关键词： 层次化设计 partition ipo ir_drop 前言 随着集成电路工艺技术的不断发展，集成电路vlsi的特征设计尺寸进入到 深亚微米，芯片规模常达到几百万门，从计算量、后端工具PR （placemnetrouting）内存承受能力、运行时间、设计的收敛性等方面考虑， 常用的flatten的后端实现方式已变得难以承受，近几年，从Asic vendor、design house到eda vendor纷纷提出了采用层次化(hierarchical)的方式来实现大规模芯片 的后端工作，本文介绍的工具是专门针对几百万门的大规模设计进行层次化模块 划分，把一个大的设计划分成易于实现的较小的模块。 First encounter为cadence公司的层次化设计模块划分工具，cadence公司提 供了一整套大规模数字芯片hierarchical设计的design flow，本文仅介绍模块划分 工具first encounter。 通过使用体会到First encounter的突出特点主要在以下几个方面： 1、速度快，相比其它后端工具它读入设计及进行优化的速度是惊人的。 2、容量大，对几百万门的设计它能够很容易的读入，而且占有的内存较 小，它号称能够读入和处理千万门的设计。 3、接口灵活，first encounter能够提供和输出多种数据格式信息，能够很 方便的与其它后端工具实现无缝的连接。 4、开放的数据结构，first encounter的floorplan 、power plan、pin location 等信息均采用开放的数据结构，用户可以根据需求方便的修改调试。 5、ipo(in-place optimization)功能较强，工具在优化时根据单元的实际物理 位置信息进行优化的能力较强，而且速度很快。 6、partition后工具能够提供比较直观的预见性的、定量的信息，从而判断 最后实现routing的可能性，输出业界标准的数据格式等。 7、友好的用户界面，方便快捷的gui功能，简单的操作等。 2．设计的整体规划  大规模数字芯片标准单元设计asic vendor提供的单元库信息常有多种格式。 Fe(first encounter)接受业界通用的数据格式，后端设计单元库的物理信息接受 lef(library exchange format)或gdsii格式，单元时序和power信息接受.lib或.tlf格式 的数据文件。输入设计的netlist网表和顶层的时序约束文件（sdc(standard delay constraint)格式文件）。 Fe读入设计后利用其amoeba专利布局引擎首先创建一个展平的门级布局。 时序驱动的amoeba布局算法，在同时考虑设计的逻辑层次及单元物理布局信息 的基础上进行时序优化、功耗分析、反馈布线的布通率等。 Fe提供命令报告设计的门数、instance数及面积。根据单元面积、io单元的物 理信息结合利用率估计die的大小。Fe方便的提供两种floorplan途径：给出基于利 用率和宽长比的floorplan方法；给定die的宽度和长度的方法。 确定die物理形状后，可进行快速的amoebaplace，在很快的时间内工具能够 以图形的方式提供设计各模块在布局上的关系，模块间的连线情况，模块在物理 上的位置关系等。 根据提供的模块物理上的位置关系，规划出需作为sub_chip的模块并调整 其大小，进行全芯片的amoebaplace和trialroute。通过trialroute判断模块的大小设 置是否合适，trialroute后对每个模块工具提供类似U=70% D=85%的信息。其中U 表示用户设置的期望利用率，而D表示物理布局后模块的实际利用率。观察该数 据从而判断是否应该进一步调整模块的大小。trialroute后在GUI上有congestion的 地方会显示为红色，并提供类似信息：H＝23/12 ，该信息表示在水平方向需要 23条routing track，而在水平方向能够提供的routing track为12条，即表明水平方 向的布线资源缺乏。V＝45/60，表明垂直方向提供的布线资源是足够的。 FE能够给出任何模块或hard macro之间拥有的布线资源和实际需要的布 线资源间的量化关系，利用它能够方便的判断macro间预留的空间是否合理， macro与模块、boundary的间距是否合理，以及模块与模块间、模块与boundary 的间距是否会