数字电路与逻辑设计B试题B卷.docVIP

共3页 第 1 页 说明：1．除填空题、图解及特要求外一般不留答题空间。 总印 1300 份 （附答题纸 4 页） 二、判断题（正确的打√，错误的打×，共5分，每小题1分） 1. （ ）因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立 2. （ ）所有的TTL门电路的多余输入端可以悬空，相当于接1。 3. （ ）组合逻辑电路在某个时刻的输出不仅和当时的输入有关，还取决于电路以前的状态。 4. （ ）RS触发器的约束条件RS=0表示不允许出现R=S=的输入。 5. 三、选择题（共20分，每小题2分） 1. TTL或非门电路如图所示，输出F＝ D. 2. 对于触发器，若，应使输入= 。 3. 把一个进制计数器与一个四进制计数器联可得到 进制计数器。A. 4 B. 8 C. 32 D. 12 4. 电路如，为四位二进制全加器，管脚A3 A2 A1、B3 B2 B1 B0分别为被加数、加数，管脚为本位和，管脚CIN为低位向本位的进位，管脚COUT为本位向高位的进位，外接信号M分析电路，下列说法正确的是A. M=0，SUM4 SUM3 SUM2 SUM1为1001COUT为1 B. M=0为1001COUT为0 C. M=1为COUT为1 M=1，SUM4 SUM3 SUM2 SUM1为COUT为0. 在函数的真值表中，F=1的状态有____个 A．2 B. 4 C．6 D. 7 9. 以下电路中，_______是时序逻辑电路。 A．寄存器 B. 数值比较器 C．全加器 D. 数值比较器 10. 电路如图6所示，该计数器的模值为____ A. 12 B. 10 C. 7 D. 5 图6 四、化简题（共10分，每小题5分） 1. 用代数法将函数 2. 用Σm（1,3,7,9,11,13,15）+Σd（0,5,8） 五、组合逻辑电路如图7所示，要求如下：（共20分） 1. 分析该电路，写出输出函数表达式，列出真值表； 2. 用最少的与非门重新实现该电路，画出逻辑图； 3. 用重新实现该电路，画出逻辑图； 4. 用重新实现该电路，画出逻辑图 图7 2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则安零分计。 共 3 页 第 3 页 说明：1、除填空题、图解及特要求外一般不留答题空间。 总印 1300 份 （附答题纸 4 页） 2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则安零分计。 西安邮电大学课程考试试题（B卷） （2013——2014学年度第二学期） 课程名称：数字电路与逻辑设计B 试卷类型：（B） 考试专业、年级：计科、软件、网络、物联网、 安全、自动、测控、电气12级 题号 一 二 三 四 五 六 七 八 九 总分 得分 评卷人 一、填空题（共20分，每空1分） 1. (33.2)8 =（ ）2 =( )16 = ( )10 =( )8421BCD = ( )余3BCD F=AB+AC+BC的最小项表达式为( )， 与非—与非表达式为 ；其反函数 对偶式 。（反函数和对偶式根据规则直接写） 3. 逻辑代数中，三种基本的逻辑运算是 、 和 。 4. 某TTL与非门的标准输入高电平3.6伏，标准输入低电平0.3伏，关门电平开门电平, 则低电平噪声容限 V， 高电平噪声容限 。 . 一个初始状态为0的模值为的同步递加计数器经过个CP脉冲后，其状态为 。 . 一个16选一的数据选择器，其地址输入端有 个，其输入端J= ， 。 8. 数字逻辑电路分为 和 。 ---------