8章 存储器和可编程逻辑器件.pptVIP

第8章 半导体存储器和可编程逻辑器件 * GAL16V8 电路结构 它内部包含一个32?64位的可编程与逻辑阵列，8个输出逻辑宏单元，10个输入缓冲器，8个三态输出缓冲器和8个反馈/输入缓冲器。 第8章 半导体存储器和可编程逻辑器件 * OLMC的结构框图 OLMC中的或门完成或操作，有8个输入端，固定接收来自“与”逻辑阵列的输出，门输出端只能实现不大于8个乘积项的与或逻辑函数；或门的输出信号送到一个受XOR（n）信号控制的异或门，完成极性选择 第8章 半导体存储器和可编程逻辑器件 * 8.3.2 高密度PLD 高密度PLD一般是指复杂可编程器件（Complex Programmable Logic Device，CPLD）和现场可编程门阵列（Field Programmable Gate Array，FPGA）。 第8章 半导体存储器和可编程逻辑器件 * 1. CPLD CPLD包括高密度CPLD和低密度CPLD两种 。 在系统可编程逻辑器件（ispPLD）将编程器的写入和擦除控制电路以及高压脉冲发生电路集成到了PLD芯片内部，这样编程时就不需要编程器，只需要一根连接芯片和计算机的电缆，通过计算机软件，就可以把熔丝图文件写入芯片，实现在系统编程。 第8章 半导体存储器和可编程逻辑器件 * ISP器件分为低密度ISP和高密度ISP两大类。 性能参数 ispLSI 1016 ispLSI 1024 ispLSI 1032 ispLSI 1048 PLD门数 2000 4000 6000 8000 宏单元数 64 96 256 192 寄存器数 96 144 192 288 输入/输出数 36 54 72 106/110 第8章 半导体存储器和可编程逻辑器件 * ispLSI的电路结构 ispLSI1016是以下部分组成： 16个通用逻辑块 32个输入输出单元 集总布线区 2个可编程输出布线区 编程控制电路 第8章 半导体存储器和可编程逻辑器件 * ispLSI的引脚图 典型的CPLD器件除了有Lattice的ISP器件外，还有Altera公司的MAX9000系列等器件。 第8章 半导体存储器和可编程逻辑器件 * 2. FPGA 现场可编程门阵列FPGA是一种高密度的可编程逻辑器件，其集成密度达1000万门/片以上，系统速度可达300MHz。 由于FPGA器件具有集成度高、编程速度快、设计灵活及可再配置等特点，因此，在数字设计和电子生产中得到迅速普及和应用。 第8章 半导体存储器和可编程逻辑器件 * FPGA基本结构图 FPGA由以下3部分组成： 可配置逻辑块（CLB） 输入/输出模块（IOB） 互连资源（IR） 第8章 半导体存储器和可编程逻辑器件 * 3. FPGA和CPLD的开发应用选择 根据对芯片速度的要求进行选择。 根据对器件功耗的要求进行选择。 根据产品规模的不同进行选择。 从使用方便角度进行选择。 根据加密要求进行选择。 第8章 半导体存储器和可编程逻辑器件 * 8.3.3 PLD设计流程 基于PLD器件的系统设计主要包括设计分析、设计输入、设计处理、设计仿真、器件编程等几个主要步骤 。 第8章 半导体存储器和可编程逻辑器件 * 设计分析：根据PLD开发环境及设计要求进行分析，选择合适的设计方案和器件型号。 设计输入是指将设计的方案输入到计算机的开发软件中的过程。 设计处理是对设计输入文件进行编译、优化和综合、分配等的处理，最后以生成供PLD器件下载编程或配置使用的数据下载文件。 第8章 半导体存储器和可编程逻辑器件 * 设计仿真：对上述逻辑设计进行功能仿真和时序仿真，以验证设计逻辑是否满足设计要求。 器件编程是将设计处理生成的文件下载到器件，以完成设计要求。 第8章 半导体存储器和可编程逻辑器件 * 补充：硬件描述语言 硬件描述语言（Hardware Description Language，HDL)是一种对数字电路和系统进行性能描述和模拟的语言。 HDL的设计和仿真，使得大规模可编程逻辑器件的设计和仿真与模拟电路、数字电路的设计和仿真融为一体，突破了原来大规模可编程逻辑器件无法与普遍电路融为一体仿真的缺陷。 第8章 半导体存储器和可编程逻辑器件 * 两种被普遍使用的语言：VHDL （Very high speed IC Hardware Description Language）／ ，Verilog－HDL。 VHDL诞生于1982年，1987年底被IEEE和美国国防部确认为标准硬件描述语言，1992年该标准被修订为IEEE 1076标准。目前，VHDL得到众多EDA公司的支持。 VHDL参见教材附录B 。 第8章 半导体存储器和可编程逻辑器件 * VHDL语言的基本结构 一个相