金属氧化物半导体场效应管mosfet.ppt

金属-氧化物-半导体场效应管Metal-Oxide-Semiconductor Field Effect Transistor 1.基本知识概述 2.分类、命名、标识、结构 3.基本特性 4. 应用 5.制程及工艺 6.常见失效模式及案例分析 7.Derating标准及其测试方法 首先，门极-源极间电压以0V时考虑（VGS =0）。在此状态下漏极-源极间电压VDS 从0V增加，漏电流ID几乎与VDS 成比例增加，将此区域称为非饱和区（可变电阻区）。VDS 达到某值以上漏电流ID 的变化变小，几乎达到一定值。此时的ID 称为饱和漏电流（有时也称漏电流用IDSS 表示。此区域称为饱和导通区（恒流区）。当VDS过大则进入击穿区。 其次在漏极-源极间加一定的电压VDS (例如0.8V)，VGS 值从0开始向负方向增加，ID 的值从IDSS 开始慢慢地减少，对某VGS 值ID =0。将此时的VGS 称为门极-源极间遮断电压或者截止电压，用VGS (off)或Vp表示。n沟道JFET的情况，则VGS (off) 值为负,测量实际的JFET对应ID =0的VGS 因为很困难。因此实际应用中将达到ID =0.1～10μA 的VGS 定义为VGS (off) 的情况多些。 关于JFET为什么表示这样的特性，用图3.1.2作以下简单的说明。? 下图为inverter部分MOSFET的应用，电路将一个增强型P沟道MOS场校官和一个增强型N沟道MOS场效应管组合在一起使用。当输入端为底电平时，P沟道MOS场效应管导通，输出端与电源正极接通。当输入端为高电平时，N沟道MOS场效应管导通，输出端与电源地接通。在该电路中，P沟道MOS场效应管和N沟道场效应管总是在相反的状态下工作，其相位输入端和输出端相反。通过这种工作方式我们可以获得较大的电流输出。同时由于漏电流的影响，使得栅压在还没有到0V，通常在栅极电压小于1V到2V时，MOS场效应管即被关断。不同场效应管关断电压略有不同。也以为如此，使得该电路不会因为两管同时导通而造成电源短路。这种低电压、大电流、频率为50Hz的交变信号通过变压器的低压绕组时，会在变压器的高压侧感应出高压交流电压，完成直流到交流的转换。这里需要注意的是，在某些情况下，如振荡部分停止工作时，变压器的低压侧有时会有很大的电流通过 4.3.2其他高压侧栅极驱动应用示例： 5.1 相关制程及工艺 一、半导体制造技术从大的方面可以分为设计、芯片工艺和封装工序。 具体制造流程如下：完成功能设计和电路设计以后，用图形化的掩模版图在硅基片上形成该图形（常称图形转移），由氧化、扩散、光刻、腐蚀、离子注入、CVD和金属化等技术的组合，形成硅片工序，从而制成LSI芯片。然后，经过划片、装配、键合和塑封（或壳装）等组装工序并作封闭检验之后，硅LSI就完成了。 1、? 前工序 衬底制备（多晶硅 溶解+掺杂 拉单晶、磨、切、抛等） 外延 氧化 基区光刻 基区扩散 发射区光刻 发射区扩散 引线孔光刻 蒸铝 反刻铝 合金 淀积钝化膜 刻蚀压焊孔减薄 蒸金 Si（硅）掺杂Be（硼） P型 Si（硅）掺杂P（磷） N型 2、? 后工序 划片、粘片、压焊、塑封、冲筋、上锡、分离、测试、打印、编带包装 5.1.1硅LSI的制造工艺流程 功能、系统设计、逻辑设计 掩模版制作工艺 硅片工艺 划片 装配 键合 塑封/管壳封 氧化、扩散 光刻 腐蚀 CVD 金属化 系统设计、逻辑设计 电路设计 、版图设计 组装工艺 拉单晶 切片 硅片研磨抛光 制作掩模原版 制作光刻版 ? 硅片材料工程 产品检验 可靠性试验 检验工程 成品 掺杂 图形生成 薄膜生成 扩散 离子注入 光刻 腐蚀 CVD 金属化 氧化 芯片工艺 从工作任务来分，可以将芯片工艺归纳为掺杂、图形生成和薄膜生成三类 1、掺杂依靠扩散或离子注入实现，它是通过控制进入硅基片的杂质类型、浓度、进入区域等因素以形成元件和正常工作的器件的基本工艺。 2、图形生成是为了进行选择性元件形成和配置、元件隔离、元件间布线的图形加工技术。包含光刻和腐蚀技术。 3、薄膜的生成除了形成硅表面保护膜、开头控制栅膜、层间绝缘膜、元件间隔离等的热氧化膜的氧化之外，还包括形成氮化硅膜、多晶硅膜的CVD、金属布线用的金属溅射等。 这些基本工艺间的关系是，将光刻、腐蚀多次插入循环往复地进行着的扩散、离子注入、氧化、CVD和溅射等工序之间。 5.1.2工序简介 氧 化 氧化：[将硅片放置在高温氧气气氛中进行的工序。方法有：在水蒸汽中进行加热的湿氧