基于标志压缩的低功耗指令cache设计.pdfVIP

微电子学与计算机 Vol.25 No.5 25 卷第5 期 2008 年5 月 MICROELECfRONICS COMPUτER May2oo8 基于标志压缩的低功耗指令 cache 设计 杨名，于立新 (北京微电子技术研究所，北京 1ω076) 摘 要:引入了一种基于标志压缩的降低指令 cache 功耗的方法.对优化后的微处理器功耗分析结果表明，如果对 标志压缩缓冲区的大小适当设定，与优化前的情况相比，指令皿he 的功耗可降低 64%. 关键词:功耗;cache; 标志;压缩 中图分类号:τ刊33.1 文献标识码:A 文章编号: 1∞0-7180(2∞8)05- ∞91-04 Tag Compression for Low Power in Instruction Caches YANG Ming , YU Li-xin (Beiji鸣Microelectronics Technology Institute , Beiji啤 10ω76， China) Abstract: 1、is 阴阳introduces 四approach for r时ucing instructionωche 阳wer based ∞ the OI冗ration of the tag Xm- pr咽i∞吨isters added in the cache system. The power sa世ngs show that , when the size of the tag Xmpression registers is properly fixed , the average saving on the power consumption of the instruction cache could be upω64% xm阳red with the traditional instructionαche 耐ucture. Key wor由:萨刑er; cache; 但邵阳np民5SÍ∞ 志和数据.因此，错误预测将带来附加延时和功 1 sl 言 耗[2] 功耗已成为微处理器设计需要考虑的重要因素 文中介绍了一种与以往不同的方法来实现在访 之一.由于现代嵌人式系统广泛采用片上存储， 问 cache 的前一个周期取得所需访问路的编号.本 . cache 功耗占处理器总功艳的比重正在逐渐上升.这 方案的优点为这种机制可以实现只访问一路 cache 一严峻趋势促使低功槌存储部件的设计方法逐渐被 数据阵列[3] ，而无需访问任何标志阵列.这种机制 关注.在采用经典顺序执行流水线的微处理器中，指 的有效性基于程序运行的局部性原理.此外，本方案 令cache 的功耗占处理器总功耗的主要部分. 还可与其他电路级 cache 优化方案正交使用.这种 许多方法已经被应用到设计中以减少访问 标志压缩方法即适用于嵌入式处理器也适用于高性 臼.che 标志阵列和数据阵列的次数.其中一种方法为