各种电平匹配等.doc

LVDS、PECL和CML介绍 2009-05-14 14:04:59|??分类： 默认分类 |??标签： |字号大中小?订阅 标签： 无标签 【转】LVDS、PECL和CML介绍 LVDS、PECL和CML介绍 2007-10-29 10:28 摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL (Positive Emitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)。在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。 1 摘要 随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL (Positive Emitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)。在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。 2 PECL接口 PECL由ECL标准发展而来，在PECL电路中省去了负电源，较ECL电路更便于使用。PECL信号的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串行或并行连接。PECL标准最初由Motorola公司提出，经过很长一段时间才在业内推广开。 2.1 PECL接口输出结构 PECL电路的输出结构如图1所示，包含一个差分对管和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准的输出负载是接50电阻至VCC-2V的电平上，如图1所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V，OUT+与OUT-输出电流为14mA。PECL结构的输出阻抗很低，典型值为4-5，这表明它有很强的驱动能力，但当负载与PECL的输出端之间有一段传输线时，低阻抗造成的失配将导致信号时域波形的振铃现象。 图1. PECL接口输出结构 2.2 PECL接口输入结构 PECL输入结构如图2所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到VCC-1.3V，这样允许的输入信号电平动态范围最大。Maxim公司的PECL接口有两种形式的输入结构，一种是在芯片上已加有偏置电路，如MAX3885，另一种则需要外加直流偏置，如MAX3867、MAX3675。 图2. PECL接口输入结构 表I中给出了Maxim公司PECL接口输入输出的具体电气指标。 表I. PECL输入和输出规格 Parameter Conditions Min Type Max Units Output High Voltage VCC - 1.025 VCC - 1.025 VCC - 0.88 V TA = -40°C VCC - 1.085 VCC - 0.88 V Output Low Voltage TA = 0°C to +85°C VCC - 1.81 VCC - 1.62 V TA = -40°C VCC - 1.83 VCC - 1.55 V Input High Voltage VCC - 1.16 VCC - 0.88 V Input Low Voltage VCC - 1.81 VCC - 1.48 V 在+5.0V和+3.3V供电系统中，PECL接口均适用，+3.3V供电系统中的PECL常被称作低压PECL，简写为 图5. CML输入电路匹配 表II以MAX3831/MAX3832为例列出了CML器件的输入输出技术参数 表II. CML输入和输出规格(负载 = 50至VCC) PARAMETER CONDITION MIN TYP MAX Units Differential Output Voltage 640 800 1000 mVp-p Output Common Mode Voltage VCC-0.2 V Single-Ended Input