微机原理及应用技术课件朱金钧02.pptVIP

内部寄存器 算术逻辑单元(ALU)及标志寄存器 条件标志 控制标志 8086CPU引脚的功能 8086系统的存储器结构 8086系统的存储器的地址 8086系统内存地址的一些专用区域 8086系统配置 最大模式系统 最大模式下的总线写周期 80386 微处理器 通用寄存器 段描述符寄存器 系统地址寄存器 80386的存储管理与保护功能 图 2-28 页目录描述符和页表描述符格式 80386 的流水线结构 80486微处理器 总线接口单元 Pentium微处理器 超标量流水线 独立的指令CACHE 和数据CACHE 重新设计的浮点单元 相对486体系结构的增强点 8288 总线控制器 ●在最大模式系统中要用到总线控制器8288，它根据CPU提供的S2，S1, S0信号产生各种总线控制信号。 8288逻辑框图 2-12 S2、S1、S0 来自8286CPU的状态信号。8288对这些状态进行译码产生相应的总线命令信号和输出控制信号。 CLK时钟输入端，通常接8284的CLK端。 AEN地址允许信号，输入。 5. IOB总线方式控制信号，输入。8288有两种工作方式： (1) 当IOB为低时，8288工作于系统总线方式（多处理器系统） (2) IOB为高时，8288工作于局部总线方式（单处理器系统） CEN命令允许信号 4. ，输入。 6. AIOWC 超前I/O写命令，输出。在总线周游该信号提前一个时钟周期发出I/O写命令，以便于I/O设备早作准备。 7. AMWC 超前存储器写命令，输出。其功能与AIOWC信号相似。 8. IOWC I/O 写命令，输出。只是数据总线上数据有效，可将数据写入被选中的I/O端口。 10. MRDC、MWTC 存储器读和存储器写命令，输出。 11. MCE/PDEN 输出，总线总模块允许/外部数据允许双功能信号。 12. INTA,DT/R,ALE 及 DEN 与8086最小模式的相应引脚信号功能相同，只有DEN信号的相位与最小模式相应引脚的相位相反。 ， 输出。通知外设端口将数据发送到数据总线上。 IORC I/O 读命令 9. 8086CPU的操作时序 2.4.1 8086 CPU的复位操作时序 2.4 图 2-14 8086 的复位时序 不作用状态 浮空 三态们 输出信号 内部 RESET RESET 输入 CLK 最小模式下的总线读周期 2.4.2 1. T1 状态: ●在T1状态，地址锁存允许信号ALE有效，输出一个正脉冲。在其下降时，将地址锁入8282地址锁存器。 2. T2状态： ●在T2状态，地址信号消失，地址/数据复用总线进入高阻状态，为总线读操作作准备。 3. T3状态： ●在T3状态内存或I/O端口将数据送上数据总线。 4. T4状态： ● 在T4前沿CPU将数据读入，总线周期完成。 最小模式下的总线写周期 2.4.3 1. T1 状态: ● T1 状态的操作与总线读相同，即M/IO应在T1前沿之前有效。 2. T2状态： ● A19/S6~A16/S3引脚输出状态信息S6~S3，AD15~AD0复用总线上输出要写出的数据，并一直保持到T4中部。 3. T3状态及Tw： ●在T3状态中，T2状态有效的信号继保持有效，继续向外部写数据。 4. T4状态： ●总线写状态结束，所有控制信号变为无效状态，所有三态总线变为高阻态。 最大模式下的总线读周期 2.4.4 1. T1 状态: ● CPU经过A19/S6~A16/S3、AD15~AD0送出20位地址信号及BHE信号。 2. T2状态： ● CPU送出状态信号S7~S3,并将地址数据/复用总线置为高阻状态，已准备数据读入。 3. T3状态： ● T3状态中，S2~S0全部上升为高电平，进入无源状态，并一直继续到T4。 4. T4状态： ● 一个总线周期结束。数据从总线上撤销，数据/地址总线进入高阻状态。 2.4.5 1. T1 状态： ● A19/S6~A16/S3及AD15~AD0输出地址信号。 2. T2状态： ●总线控制器输出DEN高电平使总线驱动器使能。提前的存储器写信号AMWC或I/O写信号AIOWC降为低电平。 3. T3状态： ●总线控制器是普通的写控制信号MWTC或IOWC生效。 4. T4状态： ●总线写周期结束。A19/S6~A19/S3、AD15~AD0复用总线变为高阻状态。 ● 80386 共有34个寄存器，按功能可分为： 2.5.1 寄存器组 通用寄存器 段寄存器 段描述符寄存器 状态和控