锁相环常见问题解答汇编.pdfVIP

锁相环常见问题解答 编写 CAC(EW) 时间 2013/0 1/22 版本 V2.0 声明 Analog Devices 公司拥有本文档及本文档中描述内容的完整知识产权（IP）。Analog Devices 公司有权在不通知读者的情况下更改本文档中的任何描述。如果读者需要任何技 术帮助，请通过china.support@ 或免费热线电话4006-100-006 联系亚洲技术 支持中心团队。其他技术支持资料以及相关活动请访问以下技术支持中心网页 /zh/content/ADI_CIC_index/fca.html Analog Devices, Inc. 锁相环常见问题解答 版本历史 版本 日期 作者 描述 1.0 2011/ 1/28 CAC(YQ) 文档建立 2.0 2014/ 1/22 CAC(EW) 修改章节1.1 内容页码9； 增加章节1.2 内容页码10； 增加章节2.1 内容页码12； 修改章节3.5.6 内容页码43 亚洲技术支持中心 电话：4006 100 006 Email ：china.support@ II 锁相环常见问题解答 目录 声明 Error! Bookmark not defined. 版本历史 II 目录 III 第1 章 简介 5 1.1 ADI 公司锁相环产品概述 5 1.2 参考资料6 第2 章 PLL 原理及主要技术指标 8 2.1 PLL 工作原理8 2.2 PLL 主要技术指标 9 2.2.1 相位噪声 9 2.2.2 参考杂散 10 2.2.3 锁定时间 11 第3 章 应用中常见问题 13 3.1 PLL 芯片接口相关问题 13 3.1.1 参考晶振有哪些要求？我该如何选择参考源？ 13 3.1.2 请详细解释一下控制时序，电平及要求。 14 3.1.3 控制多片PLL 芯片时，串行控制线是否可以复用 15 3.1.4 请简要介绍一下环路滤波器参数的设置 15 3.1.5 环路滤波器采用有源滤波器还是无源滤波器？ 16 3.1.6 PLL 对于VCO 有什么要求？如何设计VCO 输出功率分配器？ 17 3.1.7 如何设置电荷泵的极性？ 18 3.1.8 锁定指示电路如何设计？ 18 3.1.9 PLL 对射频输入信号有什么要求？20 3.1.10 PLL 芯片对电源的要求有哪些？20 3.1.11 内部集成了VCO 的ADF4360-x，其VCO 中心频率如何设定？21 3.2 PLL 芯片性能相关问题22 3.2.1 锁相环输出的谐波22 3.2.2 锁相环系统的相位噪声来源有哪些？减小相位噪声的措施有哪些？22 3.2.3 为何我测出的相位噪声性能低于ADIsimPLL 仿真预期值? 24 3.2.4 锁相环锁定时间取决于哪些因素？如何加速锁定？25 3.2.5 为何我的锁相环在做高低温试验的时候，出现频率失锁？25 3.2.6 非跳频（单频）应用中，最高的鉴相频率有什么限制？26 3.2.7 频繁地开关锁相环芯片的电源会对锁相环有何影响？26 3.2.8 在使用ADIsimPLL 过程中发现有的芯片有 1/f 噪声指标，而有的没有，请问1/f 噪声 指