华东师范大学计算机组成原理.ppt

三、总线周期类型 PCI总线共有12种周期类型，另4种保留 · 存储器读/写总线周期 · I/O读/写总线周期 · 存储器多重读周期 · 存储器读行周期 · 存储器写和使无效周期 · 特殊周期 · 中断确认总线周期 · 配置读/写周期 · 双地址周期 三、总线周期类型 ① 存储器读/写总线周期 I/O读/写总线周期 以猝发式传送为基本机制，一次猝发式传送总线周期通常由一个地址期和一个或几个数据周期组成 存储器读/写周期的操作，取决于PCI总线上的存储器控制器是否支持存储器/cache之间的PCI传输协议，如果支持，则存储器读/写一般是通过cache来进行；否则，是以数据块非缓存方式来传输 三、总线周期类型 ② 存储器多重读周期 存储器读行周期 猝发长度不同 ③ 存储器写和使无效周期 存储器写和使无效周期与存储器写周期的区别在于，前者不仅保证一个完整的cache行被写入，而且在总线上广播“无效”信息，命令其他cache中的同一行地址变为无效 三、总线周期类型 ④ 特殊周期 用于主设备将其信息(如状态信息)广播 到多个目标方，目标方无需以DEVSEL信号响应，但无权终止此操作 ⑤ 中断确认总线周期 即中断响应周期 三、总线周期类型 ⑥ 配置读/写周期 PCI有三个相互独立的物理地址空间，即存储器、I/O、配置空间 配置空间为256个内部寄存器，用于保存系统初始化设置的配置参数。 CPU通过HOST桥的配置地址、配置数据寄存器访问PCI设备的配置空间 ⑦ 双地址周期 用于主方指示它正在使用64位地址 8.4 PCI总线 四、PCI总线的数传规程 读操作总线周期时序示例 PCI总线周期操作过程的特点： 采用同步时序协议，总线上所有事件，即信号电平转换出现在时 钟信号的下跳沿时刻，而对信号的采样出现在时钟信号的上跳沿 时刻 总线周期由被授权的主方启动 以帧FRAME#(=FRAME’)信号变为有效来指示一个总线周期的开始 一个总线周期由一个地址期和一个或多个数据期组成，在地址期 内除给出目标地址外， 还在C/BE#线上给出总线命令以指明总线 周期类型 地址期为一个总线时钟周期，一个数据期在没有等待状态下也是 一个时钟周期 总线周期长度由主方确定，在总线周期期间FRAME#持续有效，但 在最后一个数据期开始前撤除 主方启动一个总线周期时要求目标方确认，目标方对地址译码， 在延迟一个时钟周期后发出DEVSEL#信号给予响应，否则主设 备终止总线周期 主方结束一个总线周期时不要求目标方确认，以FRAME#告之； 目标方感知FRAME#无效，即进行最后一次数传 IRDY#和TRDY#为主、从设备准备好信号，主或从方未准备好 时，可使信号无效，由主方插入等待信号 读准备好：主方准备好接收数据；从方已将数据送到数据总线上 写准备好：主方已将数据送到数据总线上；从方准备好接收数据 当目标方出现故障时，以STOP信号有效通知主方终止总线周期 当主方获得总线控制权，且总线非忙时，使FRAME#有效，进入数传 T2开始时，从方选中，并获知本总线周期操作类型 T2下降沿，转换复用总线功能，期间主、从方作数传准备，若主方准备好，使IRDY#有效 被选中的从方给出确认信号， DEVSEL#有效，若从方数据准备好，则使TRDY#有效， 通知主方总线上数据有效 主方由T4上升沿读取数据，若下一周期仍可读取数据，则置位字节允许线，否则进入等待状态 若从设备未准备好数据(TRDY#无效)，数据2延迟送出(数据1维持)，T5上升沿主方不读取数据 T6时刻，从方准备好数据，数据总线上为有效数据3，但主方未准备好，则使IRDY#无效，通知从方维持数据 数传达最后一个总线周期时，主方撤消FRAME#信号，但IRDY#有效，以读取最后一个数据 主、从方使所有信号无效，数传结束，进入空闲态 PCI总线在时钟控制下，采用全互锁应答方式完成数据传送 8.4 PCI总线 五、PCI总线的裁决规程 PCI总线采用集中式独立仲裁方式，每个PCI主设备都有独立的REQ#(总线请求)和GNT#(总线授权)两条信号线与中央仲裁器相连 由中央仲裁器根据一定的算法对各主设备的申请进行仲裁，决定把总线使用权授予谁，但PCI标准并没有规定仲裁算法 五、PCI总线的裁决规程 中央仲裁器不仅采样每个设备的REQ#信号 线，而且采样FRAME#和IRDY#信号线，因此，仲裁器清楚当前总线的使用状态是处于空闲状态还是一个有效的总线周期 五、PCI总